[发明专利]半导体器件和半导体系统

权利要求书

1.一种半导体器件，包括：

核心电路，其被配置为包括第一存储区域和第二存储区域以及修复区域，其中每个区域具有由第一内部地址、第二内部地址和修复地址选择的列，以及被配置为通过由所述第一内部地址、所述第二内部地址和所述修复地址选择的列来接收或输出数据；以及

修复电路，其被配置为通过改变地址中所包括的第一组地址和第二组地址的逻辑电平来产生所述第一内部地址和所述第二内部地址，被配置为从第一故障地址和第二故障地址产生所述修复地址，以及被配置为从所述第一故障地址和所述第二故障地址产生用于改变所述数据的输入/输出(I/O)路径的选择信号，以便修复所述列中的故障列。

2.根据权利要求1所述的半导体器件，其中，基于所述第一内部地址、所述第二内部地址和所述修复地址，用包括在所述第一存储区域和所述第二存储区域以及所述修复区域中的正常列中的任意一个来替换所述列之中的所述故障列。

3.根据权利要求1所述的半导体器件，其中，

其中，所述第一存储区域、所述第二存储区域和所述修复区域具有相同的配置，所述配置为由多个列组成；以及

其中，当所述第一存储区域的故障列和所述第二存储区域的故障列具有相同的列地址时，用所述修复区域的具有与所述第一存储区域的故障列相同的列地址的列来替换所述第一存储区域的故障列，以及用所述第二存储区域中所包括的列中的另一列来替换所述第二存储区域的故障列。

4.根据权利要求1所述的半导体器件，

其中，所述第一组地址和所述第二组地址中的每个包括多个比特位；以及

其中，所述修复电路将包括在所述第一组地址和所述第二组地址中的多个比特位的逻辑电平反相，以产生所述第一内部地址和所述第二内部地址，以便修复所述列的故障列。

5.根据权利要求1所述的半导体器件，其中，基于所述选择信号，所述核心电路通过所述修复区域和除具有所述故障列的所述存储区域之外的其他存储区域来接收和输出所述数据。

6.根据权利要求1所述的半导体器件，其中，所述核心电路包括：

所述第一存储区域，其被配置为包括多个列，所述多个列中的一个列由命令和所述第一内部地址选择，并且被配置为通过第一局部I/O线接收或输出所述数据；

所述第二存储区域，其被配置为包括多个列，所述多个列中的一个列由所述命令和所述第二内部地址选择，并且被配置为通过第二局部I/O线接收或输出所述数据；

所述修复区域，其被配置为包括多个列，所述多个列中的一个列由所述命令和所述修复地址选择，并且被配置为通过修复I/O线接收或输出所述数据；以及

数据处理电路，其被配置为在写入操作和读取操作期间，通过全局I/O线、所述第一局部I/O线、所述第二局部I/O线和所述修复I/O线来接收和输出所述数据。

7.根据权利要求6所述的半导体器件，

其中，所述数据处理电路被配置为在所述写入操作期间，将通过所述全局I/O线输入的数据输出到由所述选择信号选择的所述第一局部I/O线、所述第二局部I/O线和所述修复I/O线中的至少一个；以及

其中，所述数据处理电路被配置为在所述读取操作期间，通过所述全局I/O线输出加载在由所述选择信号选择的所述第一局部I/O线、所述第二局部I/O线和所述修复I/O线中的至少一个上的数据。

8.根据权利要求6所述的半导体器件，其中，所述数据处理电路包括：

第一数据I/O电路，其被配置为在所述写入操作和所述读取操作期间，通过所述全局I/O线、所述第一局部I/O线和所述第二局部I/O线接收和输出所述数据；

第二数据I/O电路，其被配置为在所述写入操作和所述读取操作期间，通过所述全局I/O线、所述第二局部I/O线和所述修复I/O线接收和输出所述数据；以及

第三数据I/O电路，其被配置为在所述写入操作期间，将加载在所述全局I/O线上的数据输出到所述修复I/O线。