[发明专利]CIS芯片漏源接触孔的自对准刻蚀方法

说明书

本申请涉及半导体集成电路制造技术领域，具体涉及一种CIS芯片漏源接触孔的自对准刻蚀方法。该方法包括：提供带有接触隔离层的CIS器件；CIS器件的接触隔离层包括由下至上依次覆盖在有源区上的硅化物阻挡层的第一层、硅化物阻挡层的第二层、刻蚀停止层和层间绝缘层；在CIS器件的接触隔离层上，通过光刻工艺，对准CIS器件的源/漏区，定义出接触孔图案；根据接触孔图案，刻蚀层间绝缘层，将接触孔图案转移到层间绝缘层上；根据层间绝缘层上的接触孔图案，刻蚀刻蚀停止层和硅化物阻挡层的第二层，使得第一刻蚀停止面位于硅化物阻挡层的第一层中；根据层间绝缘层上的接触孔图案，刻蚀硅化物阻挡层的第一层，使得第二刻蚀停止面位于CIS器件的侧墙结构中。

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种CIS芯片漏源接触孔的自对准刻蚀方法。

背景技术

随着半导体产业的不断发展，集成电路制造工艺正如摩尔定律(大约每18个月芯片上集成元件的数量就翻一番)器件密度不断提高，性能持续提升，计算机、通信以及消费电子的普及，极大地提高经济生产力和生活质量，其中CIS(CMOS Image Sensor，CMOS图像传感器)芯片应用非常广泛，CIS产品性能要求也越高。

65nm工艺CIS产品像素单元在光电二极管(Photodiode，PD)收集光电量一定的情况下，为达到增强全耗尽型(FD)器件的信号，即升高电压的目的，可通过减少FD器件源/漏端电容来实现，减少电容其中一种方法是减小源/漏注入面积，源/漏注入的面积由多晶硅的侧墙结构工艺决定，这对源/漏端接触孔(Contact，CT)工艺精度要求更高:刻蚀形成的接触孔必须停在源/漏注入区内，否者全耗尽型器件结电容不易控制，产品性能不达标。

影响接触孔工艺精度主要是光刻/蚀刻，其中光刻的CD/overlay控制至关重要，为避免CD/overlay偏移的影响，接触孔自对准工艺是一种解决方案，但是该工艺要求接触孔刻蚀的材料始终是氧化硅，多见于8寸芯片；

对于65nm CIS产品结构与8寸低阶产品不同，导致8寸芯片方法不再适用,急需开发出适用CIS产品的接触孔自对准工艺，满足CIS产品特殊性能要求。

发明内容

本申请提供了一种CIS芯片漏源接触孔的自对准刻蚀方法，可以解决相关技术中CIS产品不适用传统接触孔自对准刻蚀方法的问题。

本申请实施例提供一种CIS芯片漏源接触孔的自对准刻蚀方法，至少包括以下步骤：

提供带有接触隔离层的CIS器件；所述CIS器件的接触隔离层包括由下至上依次覆盖在有源区上的硅化物阻挡层的第一层、硅化物阻挡层的第二层、刻蚀停止层和层间绝缘层；

在所述CIS器件的接触隔离层上，通过光刻工艺，对准CIS器件的源/漏区，定义出接触孔图案；

根据所述接触孔图案，刻蚀所述层间绝缘层，将所述接触孔图案转移到所述层间绝缘层上；

根据所述层间绝缘层上的接触孔图案，刻蚀所述刻蚀停止层和硅化物阻挡层的第二层，使得第一刻蚀停止面位于所述硅化物阻挡层的第一层中；

根据所述层间绝缘层上的接触孔图案，刻蚀所述硅化物阻挡层的第一层，使得第二刻蚀停止面位于所述CIS器件的侧墙结构中。

可选的，所述CIS器件的源/漏区，位于所述CIS器件相邻的两个栅极结构之间；

所述栅极结构包括栅多晶硅结构和位于所述栅多晶硅两侧的侧墙结构。

可选的，所述硅化物阻挡层的第一层为氧化硅层，所述硅化物阻挡层的第二层为氮化硅层。

可选的，所述刻蚀停止层的材料为氮化硅。