[发明专利]半导体器件及其形成方法

说明书

在方法的一些实施例中，图案化开口包括：将辐射束投影到第二介电层，辐射束具有开口的图案。在方法的一些实施例中，单一图案化光刻工艺是极紫外(EUV)光刻工艺。在方法的一些实施例中，利用导电材料填充开口包括：将导电材料镀在开口中；以及平坦化导电材料和第二介电层以由导电材料的剩余部分形成第一金属线，在平坦化之后，第一金属线和第二介电层的顶表面是平坦的。本发明的实施例还涉及半导体器件及其形成方法。

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

通常，有源器件和无源器件被形成在半导体衬底上和半导体衬底中。一旦被形成，这些有源器件和无源器件可以使用一系列导电和绝缘层彼此连接以及连接到外部器件。这些层可以帮助互连多种有源器件和无源器件以及通过诸如接触焊盘提供与外部器件的电连接。

为了在这些层内形成这些互连，可以采用一系列光刻、蚀刻、沉积和平坦化技术。然而，随着有源和无源器件的尺寸已经减小，这样技术的使用已经变得更加复杂，导致也需要减小互连件的尺寸。因此，需要改进互连件的形成和结构，以便使得整个器件更小、更便宜和更有效，同时具有更少的缺陷或问题。

发明内容

本发明的实施例提供了一种半导体器件，包括：衬底，具有第一p型阱区、第二p型阱区和设置在第一p型阱区和第二p型阱区之间的n型阱区；第一上拉晶体管，位于n型阱区中，第一上拉晶体管包括第一源极/漏极区；第二上拉晶体管，位于n型阱区中，第二上拉晶体管包括第二源极/漏极区；以及第一导电部件，电连接至电源电压节点，第一导电部件具有主部分、从主部分的第一侧延伸的第一焊盘部分、和从主部分的第二侧延伸的第二焊盘部分，第一焊盘部分位于第一上拉晶体管的第一源极/漏极区上方并且电连接至第一上拉晶体管的第一源极/漏极区，第二焊盘部分位于第二上拉晶体管的第二源极/漏极区上方并且电连接至第二上拉晶体管的第二源极/漏极区，第一焊盘部分和第二焊盘部分中的每一个均具有第一宽度，主部分具有第二宽度，第一宽度小于第二宽度。

本发明的另一实施例提供了一种半导体器件，包括：衬底，具有第一p型阱区、第二p型阱区和设置在第一p型阱区和第二p型阱区之间的n型阱区；第一上拉晶体管，位于n型阱区中，第一上拉晶体管包括第一源极/漏极区；第一下拉晶体管，位于第一p型阱区中，第一下拉晶体管包括第二源极/漏极区；第一通孔，电连接至第一上拉晶体管的第一源极/漏极区，第一通孔具有第一宽度；以及第二通孔，电连接至第一下拉晶体管的第二源极/漏极区，第二通孔具有第二宽度，第一宽度大于第二宽度，第一宽度和第二宽度中的每一个是沿着同一方向测量，

其中，第一通孔与第二通孔间隔开第一距离，第一距离在70nm至90nm的范围内。

本发明的又一实施例提供了一种形成半导体器件的方法，包括：形成从衬底的n型阱区延伸的第一鳍；在第一鳍中生长第一源极/漏极区；形成从衬底的n型阱区延伸的第二鳍；在第二鳍中生长第二源极/漏极区；在第一源极/漏极区和第二源极/漏极区上方沉积第一介电层；形成穿过第一介电层的第一通孔以电耦合第一源极/漏极区，第一通孔具有在15nm至20nm的范围内的宽度；形成穿过第一介电层的第二通孔以电耦合第二源极/漏极区，第二通孔具有在15nm至20nm的范围内的宽度；在第一介电层、第一通孔和第二通孔上方沉积第二介电层；利用单一图案化光刻工艺在第二介电层中图案化开口，开口具有主部分、从主部分的第一侧延伸的第一突出部分和从主部分的第二侧延伸的第二突出部分，开口的第一突出部分和主部分暴露第一通孔，开口的第二突出部分和主部分暴露第二通孔；以及利用导电材料填充开口，以形成物理耦合和电气耦合至第一通孔和第二通孔的第一金属线。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是根据一些实施例的存储器的框图。