[发明专利]半导体器件及其形成方法

权利要求书

1.一种半导体器件，包括：

衬底，具有第一p型阱区、第二p型阱区和设置在所述第一p型阱区和所述第二p型阱区之间的n型阱区；

第一上拉晶体管，位于所述n型阱区中，所述第一上拉晶体管包括第一源极/漏极区；

第二上拉晶体管，位于所述n型阱区中，所述第二上拉晶体管包括第二源极/漏极区；以及

第一导电部件，电连接至电源电压节点，所述第一导电部件具有主部分、从所述主部分的第一侧延伸的第一焊盘部分、和从所述主部分的第二侧延伸的第二焊盘部分，所述第一焊盘部分位于所述第一上拉晶体管的所述第一源极/漏极区上方并且电连接至所述第一上拉晶体管的所述第一源极/漏极区，所述第二焊盘部分位于所述第二上拉晶体管的所述第二源极/漏极区上方并且电连接至所述第二上拉晶体管的所述第二源极/漏极区，所述第一焊盘部分和所述第二焊盘部分中的每一个均具有第一宽度，所述主部分具有第二宽度，所述第一宽度小于所述第二宽度。

2.根据权利要求1所述的半导体器件，还包括：

第一传输门晶体管，位于所述第一P型阱区中，所述第一传输门晶体管包括第三源极/漏极区；

第二传输门晶体管，位于所述第二P型阱区中，所述第二传输门晶体管包括第四源极/漏极区；

第二导电部件，位于所述第一传输门晶体管的所述第三源极/漏极区上方并且电连接至所述第一传输门晶体管的所述第三源极/漏极区；

第三导电部件，位于所述第二传输门晶体管的所述第四源极/漏极区上方并且电连接至所述第二传输门晶体管的所述第四源极/漏极区；以及

第一介电层，围绕所述第一导电部件、所述第二导电部件和所述第三导电部件中的每一个。

3.根据权利要求2所述的半导体器件，其中，所述第一传输门晶体管还包括第一栅极，其中，所述第二传输门晶体管还包括第二栅极，并且所述半导体器件还包括：

第四导电部件，位于所述第一栅极上方并且电连接至所述第一栅极；

第五导电部件，位于所述第二栅极上方并且电连接至所述第二栅极；

第一下拉晶体管，位于所述第一P型阱区中，所述第一下拉晶体管包括第五源极/漏极区；

第二下拉晶体管，位于所述第二P型阱区中，所述第二下拉晶体管包括第六源极/漏极区；

第六导电部件，电连接至地电压节点，所述第六导电部件位于所述第一下拉晶体管的所述第五源极/漏极区上方并且电连接至所述第一下拉晶体管的所述第五源极/漏极区；

第七导电部件，电连接至所述地电压节点，所述第七导电部件位于所述第二下拉晶体管的所述第六源极/漏极区上方并且电连接至所述第二下拉晶体管的所述第六源极/漏极区；以及

第二介电层，围绕所述第四导电部件、所述第五导电部件、所述第六导电部件和所述第七导电部件中的每一个。

4.根据权利要求3所述的半导体器件，还包括：

第一通孔，将所述第一导电部件电连接至所述第一源极/漏极区，所述第一通孔具有第三宽度；以及

第二通孔，将所述第六导电部件电连接至所述第五源极/漏极区，所述第二通孔具有第四宽度，所述第三宽度大于所述第四宽度。

5.根据权利要求4所述的半导体器件，其中，所述第一通孔与所述第二通孔间隔开第一距离，所述第一距离在70nm至90nm的范围内。

6.根据权利要求3所述的半导体器件，还包括：

行解码器，电连接至所述第四导电部件和所述第五导电部件中的每一个。

7.根据权利要求2所述的半导体器件，还包括：

列解码器，电连接至所述第二导电部件和所述第三导电部件中的每一个。

8.根据权利要求7所述的半导体器件，其中，所述第二导电部件和所述第三导电部件中的每一个均具有主部分、焊盘部分和外围部分，所述焊盘部分将所述主部分连接至所述外围部分，所述外围部分连接至所述列解码器，其中，所述主部分、所述焊盘部分和所述外围部分中的每一个均设置在所述第一介电层中。