[发明专利]导电柱凸块及其制造方法

说明书

本发明提供一种导电柱凸块及其制造方法。导电柱凸块包括第一导电部与第二导电部。第二导电部位于第一导电部上。第二导电部的侧壁具有至少一个沟槽。沟槽从第二导电部的顶部延伸至第二导电部的底部。沟槽暴露出第一导电部的部分顶面。上述导电柱凸块可更好控制凸块结合的情况，以提升良率。

技术领域

本发明涉及一种半导体组件及其制造方法，尤其涉及一种导电柱凸块及其制造方法。

背景技术

目前倒装芯片结合(flip chip bonding)技术有数种管芯贴合(die attach)的方法，其中在倒装芯片结合工艺中控制凸块结合的状况更是控制良率的关键。举例来说，在倒装芯片结合工艺中，焊料会被凸块(如，铜柱凸块(copper pillar bump))挤压，在焊料(solder)(如，锡)的量太多的情况下，会导焊料挤出过多，而造成相邻的焊料产生桥接的问题。另外，在焊料的量太少的情况下，容易造成空焊，或在后续可靠性实验过程中因没有焊料的缓冲而出现凸块裂缝(bump crack)。

发明内容

本发明提供一种导电柱凸块及其制造方法，其可更好控制凸块结合的情况，以提升良率。

本发明提出一种导电柱凸块，包括第一导电部与第二导电部。第二导电部位于第一导电部上。第二导电部的侧壁具有至少一个沟槽。沟槽从第二导电部的顶部延伸至第二导电部的底部。沟槽暴露出第一导电部的部分顶面。

本发明提出一种导电柱凸块的制造方法，可包括以下步骤。提供基底结构。在基底结构上形成第一图案化光致抗蚀剂层。第一图案化光致抗蚀剂层具有暴露出基底结构的第一开口。在第一开口所暴露出的基底结构上形成第一导电部。移除第一图案化光致抗蚀剂层。在基底结构上形成第二图案化光致抗蚀剂层。第二图案化光致抗蚀剂层具有暴露出第一导电部的第二开口。第二图案化光致抗蚀剂层包括至少一个突出部。突出部覆盖第一导电部的部分顶面。在第二开口所暴露出的的第一导电部上形成第二导电部。第二导电部的侧壁具有至少一个沟槽。沟槽从第二导电部的顶部延伸至第二导电部的底部。移除第二图案化光致抗蚀剂层，而使得沟槽暴露出第一导电部的部分顶面。

本发明提出另一种导电柱凸块的制造方法，可包括以下步骤。提供基底结构。利用三维打印法(3D printing)在基底结构上形成导电柱凸块。导电柱凸块包括第一导电部与第二导电部。第二导电部位于第一导电部上。第二导电部的侧壁具有至少一个沟槽。沟槽从第二导电部的顶部延伸至第二导电部的底部。沟槽暴露出第一导电部的部分顶面。

基于上述，在本发明所提出的导电柱凸块及其制造方法中，第二导电部的侧壁具有沟槽，且沟槽暴露出第一导电部的部分顶面。因此，在倒装芯片结合工艺中，第二导电部上的沟槽可提供焊料更多的附着面积，因此可降低焊料挤出的状况。此外，沟槽所暴露出第一导电部的部分顶面可作为用以阻挡焊料的阻挡部。因此，沟槽所暴露出第一导电部的部分顶面可用来决定焊料的附着高度，因此可更进一步控制焊料挤出的状况。如此一来，可更好控制凸块结合的情况，以提升良率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1F为本发明一实施例的导电柱凸块的制造流程剖面图；

图2A至图2F分别为图1A至图1F中的图案化光致抗蚀剂层和/或导电部的上视图；

图3为本发明另一实施例的导电柱凸块的上视图；

图4为图1F中的导电柱凸块的立体图；

图5为本发明一实施例的倒装芯片结合工艺的示意图。

附图标号说明：

100:基底结构

102:基底

104:接垫

106:保护层