[发明专利]集成电路器件及其形成方法

说明书

一种集成电路器件包括第一电源轨、在第一方向上延伸的第一有源区以及接触第一有源区并且在垂直于第一方向的第二方向上延伸的多个栅极。第一晶体管包括第一有源区和栅极中的第一栅极。第一晶体管具有第一阈值电压(VT)。第二晶体管包括第一有源区和栅极中的第二栅极。第二晶体管具有不同于第一VT的第二VT。打结晶体管位于第一晶体管和第二晶体管之间，并且包括第一有源区和栅极中的第三栅极，其中第三栅极连接至第一电源轨。本发明的实施例还涉及形成集成电路器件的方法。

技术领域

本发明的实施例涉及集成电路器件及其形成方法。

背景技术

诸如鳍基金属氧化物半导体场效应晶体管(FinFET)的垂直半导体器件是半导体衬底的表面上的三维结构。鳍从衬底的主体向上延伸，并且可以通过在衬底上沉积鳍材料，蚀刻衬底的非鳍区或其组合来形成。FET的沟道形成在该垂直鳍中，并且在鳍上方(例如，包裹)提供栅极。将栅极包裹在鳍周围增加了沟道区域和栅极之间的接触面积，并且允许栅极从两侧控制沟道。随着集成电路器件变小，器件之间的间距或“节距”可能会导致相邻器件之间的电磁干扰。

可以将诸如FinFET的相邻器件电隔离，其中可以将相邻的晶体管用作隔离器件。这样的隔离器件可以称为“打结”器件，其中，打结器件的有源区设置为断开状态。可以偏置隔离器件的栅极(“打结栅极”)以将隔离器件置于断开状态并为相邻的有源器件提供隔离。

发明内容

本发明的实施例提供了一种集成电路器件，包括：第一电源轨；第一有源区，在第一方向上延伸；多个栅极，接触所述第一有源区并且在垂直于所述第一方向的第二方向上延伸；第一晶体管，包括所述第一有源区和所述栅极中的第一栅极，所述第一晶体管具有第一阈值电压(VT)；第二晶体管，包括所述第一有源区和所述栅极中的第二栅极，所述第二晶体管具有不同于所述第一阈值电压的第二阈值电压；以及打结晶体管，位于所述第一晶体管和所述第二晶体管之间，所述打结晶体管包括所述第一有源区和所述栅极中的第三栅极，其中，所述第三栅极连接至所述第一电源轨。

本发明的另一实施例提供了一种集成电路器件，包括：第一电源轨；第二电源轨；第一鳍，在第一方向上延伸；第一P型金属氧化物半导体晶体管，包括所述第一鳍和第一栅极，所述第一P型金属氧化物半导体晶体管具有第一阈值电压(VT)，所述第一栅极在垂直于所述第一方向的第二方向上延伸；第二P型金属氧化物半导体晶体管，包括所述第一鳍和在所述第二方向上延伸的第二栅极，所述第二P型金属氧化物半导体晶体管具有不同于所述第一阈值电压的第二阈值电压，并且其中，所述第二栅极连接至所述第一电源轨；第二鳍，在所述第一方向上延伸；第一N型金属氧化物半导体晶体管，包括所述第二鳍和所述第一栅极，所述第一N型金属氧化物半导体晶体管具有所述第一阈值电压；第二N型金属氧化物半导体晶体管，包括所述第二鳍和所述第二栅极，所述第二N型金属氧化物半导体晶体管具有所述第二阈值电压，并且其中，所述第二栅极连接至所述第二电源轨。

本发明的又一实施例提供了一种形成集成电路器件的方法，包括：在衬底上形成第一有源区，其中，所述第一有源区包括第一阈值电压(VT)区域和第二阈值电压区域；形成第一栅极，所述第一栅极接触所述第一有源区的所述第一阈值电压区域以形成具有第一阈值电压的第一晶体管；形成第二栅极，所述第二栅极接触所述第一有源区的所述第二阈值电压区域，以形成具有不同于所述第一阈值电压的第二阈值电压的第二晶体管；形成第三栅极，所述第三栅极接触位于所述第一栅极和所述第二栅极之间的所述第一有源区，以形成位于所述第一晶体管和所述第二晶体管之间的打结晶体管；以及将所述第三栅极连接至电源轨，以将所述打结晶体管保持在断开状态。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是示出根据一些实施例的半导体器件的示例的框图。