[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括相邻接的第一区域和第二区域，第一区域用于形成第一型晶体管，第二区域用于形成第二型晶体管，第一型晶体管的导电类型与第二型晶体管的导电类型不同；在第一区域的基底上形成具有第一型离子的第一掺杂层；在第二区域的基底上形成具有第二型离子的第二掺杂层；去除第一掺杂层和第二掺杂层交界处的第一掺杂层和第二掺杂层，形成露出基底的开口；形成开口后，在第一掺杂层上形成第一半导体沟道柱，在第二掺杂层上形成第二半导体沟道柱的过程中，第一掺杂层中的第一型离子不易扩散到第二掺杂层，第二掺杂层中的第二型离子不易扩散到第一掺杂层，有利于提高半导体结构的电学性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。

为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。全包围栅极晶体管包括横向全包围栅极(Lateral Gate-all-around，LGAA)晶体管和垂直全包围栅极(Vertical Gate-all-around，VGAA)晶体管，其中，VGAA的沟道在垂直于衬底表面的方向上延伸，有利于提高半导体结构的面积利用效率，因此有利于实现更进一步的特征尺寸缩小。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括相邻接的第一区域和第二区域，所述第一区域用于形成第一型晶体管，所述第二区域用于形成第二型晶体管，所述第一型晶体管的导电类型与所述第二型晶体管的导电类型不同；在所述第一区域的所述基底上形成第一掺杂层，所述第一掺杂层中掺杂有第一型离子；在所述第二区域的所述基底上形成第二掺杂层，所述第二掺杂层中掺杂有第二型离子；去除所述第一掺杂层和第二掺杂层交界处的所述第一掺杂层和第二掺杂层，形成露出所述基底的开口；形成所述开口后，在所述第一掺杂层上形成第一半导体沟道柱，在所述第二掺杂层上形成第二半导体沟道柱。

相应的，本发明实施例还提供一种半导体结构，包括：基底，包括相邻接的第一区域和第二区域，所述第一区域用于形成第一型晶体管，所述第二区域用于形成第二型晶体管，所述第一型晶体管的导电类型与所述第二型晶体管的导电类型不同；第一掺杂层，位于所述第一区域的所述基底上，所述第一掺杂层中掺杂有第一型离子；第二掺杂层，位于所述第二区域的所述基底上，所述第二掺杂层中掺杂有第二型离子；开口，位于所述第一区域和第二区域的交界处，所述开口由所述第一掺杂层、第二掺杂层和所述基底围成；半导体材料层，位于所述开口中、以及所述第一掺杂层和第二掺杂层上，所述半导体材料层用于经刻蚀后形成位于所述第一掺杂层上的第一半导体沟道柱、以及位于所述第二掺杂层上的第二半导体沟道柱。

与现有技术相比，本发明实施例的技术方案具有以下优点：