[发明专利]半导体装置

说明书

本文公开一种半导体装置及其制造方法。一种范例性半导体装置包括基板以及设置在基板上的至少两个栅极结构。每个上述至少两个栅极结构包括栅极电极以及沿着栅极电极的侧壁设置的一间隔物。上述间隔物包括再填充部分以及底部部分，其中上述间隔物的再填充部分具有漏斗形状，使得上述间隔物的再填充部分的顶部表面大于上述间隔物的再填充部分的底部表面。且源极/漏极接点被设置在基板上以及上述至少两个栅极结构的上述间隔物之间。

技术领域

本公开涉及一种半导体装置，特别涉及一种具有漏斗状间隔物的半导体装置。

背景技术

集成电路(integrated circuit,IC)工业已经历了指数性的成长。IC的材料及设计在技术上的进步已经产生了好几世代的IC，其中每一代比起前一代，都具有更小、更复杂的电路。在IC发展的过程中，功能密度(functional density,例如：每单位芯片面积的互连装置的数量)通常会增加，而几何尺寸(例如：使用制造工艺所能产生的最小组件(或线路))则会缩小。这种微缩的过程通常会通过提高生产效率及降低相关成本来提供益处。然而，这种微缩也增加了IC加工及制造的复杂性，且若要实现这些进步，需要在IC加工及制造方面有着类似的发展。举例来说，已经观察到由于在源极/漏极(S/D)接点(contact)以及源极/漏极接点的倾斜(tilting)轮廓(源极/漏极接点的顶部表面大于源极/漏极接点的底部表面)的形成期间，硬遮罩覆盖层产生了偏移(shift)，因此在金属栅极与源极/漏极接点之间可能会产生较短的通道。可能由于较短的路径而发生电流泄漏(current leakage)，这可能会在电路测试(circuit probing)期间导致较低的良率，并因此降低半导体装置的性能。因此，需要有所改进。

发明内容

本公开实施例提供一种半导体装置，包括基板以及设置在基板上的至少两个栅极结构。每个上述至少两个栅极结构包括一栅极电极以及沿着上述栅极电极的侧壁设置的一间隔物。上述间隔物包括再填充部分以及底部部分，其中上述间隔物的再填充部分具有漏斗形状，使得上述间隔物的再填充部分的顶部表面大于上述间隔物的再填充部分的底部表面。上述半导体装置还包括源极/漏极接点，设置在基板上以及上述至少两个栅极结构的上述间隔物之间。

本公开实施例提供一种半导体装置，包括基板以及设置于基板上的隔离层。上述半导体装置亦包括设置于隔离层上的栅极结构。栅极结构包括栅极电极以及沿着栅极电极的侧壁设置的一间隔物。栅极电极的顶部表面小于栅极电极的底部表面。上述间隔物包括顶部部分及底部部分，且上述间隔物的顶部部分的顶部表面大于上述间隔物的顶部部分的底部表面。

本公开实施例提供一种半导体装置的形成方法，包括在基板上形成至少两个栅极结构，其中每个上述至少两个栅极结构包括栅极电极以及沿着栅极电极的侧壁的一间隔物。上述方法亦包括在基板上以及上述至少两个栅极结构之间形成层间介电层；蚀刻每个上述至少两个栅极结构的上述间隔物的顶部部分，以在栅极电极与层间介电层之间形成一沟槽，其中上述沟槽包括低于层间介电层的顶部表面的底部表面，且上述沟槽包括一倾斜侧壁，使得上述沟槽的顶部表面大于上述沟槽的底部表面；以及填充上述沟槽以形成上述间隔物的再填充部分。

附图说明

本公开从后续实施方式及附图可优选理解。须强调的是，依据产业的标准作法，各种特征并未按比例绘制，并仅用于说明的目的。事实上，各种特征的尺寸可能任意增加或减少以清楚论述。

图1是根据本公开一些实施例所示，制造半导体装置的范例性方法的流程图。

图2是根据本公开一些实施例所示，范例性半导体装置的三维透视图。

图3是根据本公开一些实施例所示，范例性半导体装置在图1的方法的中间阶段沿着图2所示的平面A-A的截面图。

图4是根据本公开一些实施例所示，范例性半导体装置在图1的方法的中间阶段沿着图2所示的平面A-A的截面图。