[发明专利]三维存储器件及在其沟道孔中形成外延结构的方法

说明书

本发明涉及一种在三维存储器件的沟道孔中形成外延结构的方法，包括以下步骤：提供半导体结构，所述半导体结构包括核心区和辅助区；使用针对所述核心区的第一光刻步骤在所述核心区形成沟道孔；在所述沟道孔的底部形成外延结构；以及使用针对所述辅助区的第二光刻步骤在所述辅助区中形成虚拟孔。本发明仅在核心区的沟道孔内形成外延结构，而在辅助区的虚拟孔和/或沟槽中不形成外延结构，能够解决形成外延结构带来的漏电以及可靠性风险，同时简化了工艺难度。

本申请是2018年03月14日申请的，发明名称为“三维存储器件及在其沟道孔中形成外延结构的方法”，申请号为201810209330.X的中国发明专利申请的分案申请。

技术领域

本发明主要涉及半导体制造方法，尤其涉及一种在三维存储器件的沟道孔中形成外延结构的方法，以及三维存储器件。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。

三维存储器件典型地分为形成存储单元的核心区和用于形成外围结构的辅助区。在三维存储器件，例如3D NAND闪存中，需要在核心区的沟道孔底部形成外延结构。在这一过程中，在一些辅助区，例如台阶区(Stair Step,SS)的虚拟孔(dummy hole)和穿过存储阵列的接触(TAC)区屏障(barrier)中的沟槽(Trench)底部也是开放的，因此会一并在例如虚拟孔(dummy hole)和沟槽底部形成外延结构。

这一工艺的缺点包括：

(1)需要兼顾不同区域的孔或沟槽中的外延结构，导致工艺难度加大。

(2)在虚拟孔和TAC屏障处形成的外延结构，如果质量不好，容易带来可靠性以及漏电等问题。

发明内容

本发明提供一种在三维存储器件的沟道孔中形成外延结构的方法，可以解决由于在辅助区域形成外延结构带来的漏电以及可靠性风险等问题。

本发明为解决上述技术问题而采用的技术方案是一种在三维存储器件的沟道孔中形成外延结构的方法，包括以下步骤：提供半导体结构，所述半导体结构包括核心区和辅助区；使用针对所述核心区的第一光刻步骤在所述核心区形成沟道孔；在所述沟道孔的底部形成外延结构；以及使用针对所述辅助区的第二光刻步骤在所述辅助区中形成虚拟孔。

在本发明的一实施例中，还包括：使用针对所述辅助区的第二光刻步骤在所述辅助区中形成沟槽。

在本发明的一实施例中，在所述沟道孔的底部形成外延结构后还包括：在所述半导体结构上覆盖硬掩模层。

在本发明的一实施例中，所述辅助区包括台阶区和/或穿过存储阵列的接触区。

在本发明的一实施例中，在所述沟道孔的底部形成外延结构时，所述虚拟孔和/或沟槽尚未形成。

在本发明的一实施例中，使用针对所述辅助区的第二光刻步骤在所述辅助区中形成虚拟孔和/或沟槽后还包括：在所述虚拟孔和/或沟槽中沉积氧化物以封闭所述虚拟孔和/或沟槽。

在本发明的一实施例中，所述虚拟孔和/或沟槽中的所述氧化物直接接触所述半导体结构底层的衬底。

在本发明的一实施例中，形成所述外延结构的方法包括选择性外延生长。

在本发明的一实施例中，所述第一光刻步骤和所述第二光刻步骤使用不同的光掩模。

本发明还提出另一种在三维存储器件的沟道孔中形成外延结构的方法，包括以下步骤：提供半导体结构，所述半导体结构包括核心区和辅助区；使用针对所述辅助区的第一光刻步骤在所述辅助区中形成虚拟孔；使用针对所述核心区的第二光刻步骤在所述核心区形成沟道孔；以及在所述沟道孔的底部形成外延结构。