[发明专利]具有环绕式栅极以及环绕式源极和漏极触点的平面晶体管

权利要求书

1.一种集成电路（IC）结构，包括：

支承结构；以及

III-N晶体管，所述III-N晶体管包括：

所述支承结构之上的沟道堆叠，所述沟道堆叠包含III-N半导体材料以及所述III-N半导体材料之上的极化材料，

所述沟道堆叠中的第一和第二源极/漏极（S/D）区，以及

所述第一S/D区与所述第二S/D区之间的所述沟道堆叠的一部分之上的栅极堆叠，

其中所述栅极堆叠至少部分地环绕所述沟道堆叠的上部。

2.根据权利要求1所述的IC结构，其中环绕所述沟道堆叠的所述上部的所述栅极堆叠包含在所述沟道堆叠的顶面之上和沿所述沟道堆叠的至少一个侧壁延伸到2纳米与100纳米之间的深度的所述栅极堆叠。

3.根据权利要求2所述的IC结构，其中所述栅极堆叠包含环绕所述沟道堆叠的所述上部的栅极介电材料以及环绕所述栅极介电材料的栅极电极材料。

4.根据权利要求3所述的IC结构，其中所述栅极介电材料的一部分在所述沟道堆叠的所述至少一个侧壁处与所述III-N半导体材料接触。

5.根据权利要求1-4中的任一项所述的IC结构，其中在与所述III-N晶体管的栅极长度垂直的方向上的所述沟道堆叠的尺寸在20纳米与1毫米之间。

6.根据权利要求1-4中的任一项所述的IC结构，其中所述极化材料包含用来引起所述III-N半导体材料中的拉伸应力的材料。

7.根据权利要求1-4中的任一项所述的IC结构，其中所述栅极堆叠与所述III-N半导体材料之间的所述极化材料的厚度在0.1纳米与50纳米之间。

8.根据权利要求1-4中的任一项所述的IC结构，进一步包含所述III-N半导体材料与所述支承结构之间的缓冲材料，其中所述缓冲材料的带隙大于所述III-N半导体材料的带隙。

9.根据权利要求1-4中的任一项所述的IC结构，进一步包括至少部分地环绕所述第一S/D区的上部的S/D触点材料。

10.根据权利要求9所述的IC结构，其中环绕所述第一S/D区的所述上部的所述S/D触点材料包含在所述第一S/D区的顶面之上和沿所述沟道堆叠的至少一个侧壁延伸到2纳米与150纳米之间的深度的所述S/D触点材料。

11.根据权利要求10所述的IC结构，其中所述S/D触点材料的一部分与所述第一S/D区的所述至少一个侧壁接触。

12.根据权利要求1-4中的任一项所述的IC结构，其中所述III-N晶体管是射频电路的一部分或电源电路的一部分。

13.一种集成电路（IC）封装，包括：

IC管芯，所述IC管芯包括平面晶体管，所述平面晶体管包含：

一个或多个半导体材料的沟道堆叠，所述沟道堆叠具有顶面和一对相对的侧壁，其中所述一对相对的侧壁之间的距离大于100纳米，以及

栅极堆叠，其中所述栅极堆叠包含：

与所述沟道堆叠的所述顶面的一部分接触的第一部分，以及

与所述沟道堆叠的所述一对相对的侧壁中的至少一个侧壁的一部分接触的第二部分；以及

另外的IC组件，所述另外的IC组件耦合到所述IC管芯。

14.根据权利要求13所述的IC封装，其中所述栅极堆叠的所述第二部分在所述沟道堆叠的所述一对相对的侧壁中的所述至少一个侧壁处与所述沟道堆叠的所述一个或多个半导体材料中的至少一个半导体材料接触。

15.根据权利要求13所述的IC封装，其中所述第一部分与所述第二部分是连续的。