[发明专利]组合了高密度低带宽和低密度高带宽存储器的存储器系统

说明书

本申请涉及组合了高密度低带宽和低密度高带宽存储器的存储器系统。在一个实施例中，存储器系统可包括在至少一个特性上不同的至少两种类型的DRAM。例如，一个DRAM类型可以是高密度DRAM，而另一个DRAM类型比第一DRAM类型可具有更低的密度但也可具有更低的延迟和更高的带宽。第一类型的DRAM可位于一个或多个第一集成电路上，并且第二类型的DRAM可位于一个或多个第二集成电路上。在一个实施例中，第一集成电路和第二集成电路可在叠堆中耦接在一起。第二集成电路可包括用于耦接到其他电路(例如，具有存储器控制器的集成电路，诸如片上系统(SOC))的物理层电路，并且物理层电路可被第一集成电路中的DRAM共享。

本申请是申请日为2017年3月6日、申请号为201780033666.9、名称 为“组合了高密度低带宽和低密度高带宽存储器的存储器系统”的发明专 利申请的分案申请。

技术领域

本文描述的实施方案涉及包括动态随机存取存储器(DRAM)的电子系 统。

背景技术

随着DRAM继续演进，DRAM的设计已因理想的DRAM的不同目标 而变得复杂：具有高带宽、高容量和低功耗(高能量效率)的密集存储装置。 提高密度/容量的设计选择有减少(或至少不增加)带宽的趋势。可增加带宽 的设计选择有减少(或至少不增加)容量和能量效率的趋势。

发明内容

在一个实施方案中，存储器系统可包括在至少一个特性上不同的至少 两种类型的DRAM。例如，一个DRAM类型可以是高密度DRAM，而另 一个DRAM类型比第一DRAM类型可具有更低的密度但也可具有更低的 延迟和更高的带宽。第一类型的DRAM可位于一个或多个第一集成电路 上，并且第二类型的DRAM可位于一个或多个第二集成电路上。提供一种 具有两种类型的DRAM(例如，一个高密度，并且一个低延迟、高带宽)的 存储器系统可允许高度节能操作，这可能使存储器系统适用于便携式设备 和其中每个耗能单元的能量效率和性能为关键属性的其他设备。

在一个实施方案中，第一集成电路和第二集成电路可在叠堆中耦接在 一起。第二集成电路可包括用于耦接到其他电路(例如，具有存储器控制 器的集成电路，诸如片上系统(SOC))的物理层电路，并且该物理层电路可 被第一集成电路中的DRAM共享。在一些实施方案中，可使用存储器来实 现高能量效率、高容量和低延迟。

附图说明

下面的详细描述参照附图，现在对这些附图进行简要说明。

图1为具有存储器控制器和至主存储器和高速缓存存储器的物理层电 路的片上系统(SOC)的一个实施方案的框图。

图2为具有存储器控制器和至高速缓存存储器的物理层电路的SOC的 另一个实施方案的框图，其中另一物理层电路从高速缓存存储器延伸到主 存储器。

图3为具有存储器控制器和至高速缓存存储器和主存储器的物理层电 路以及另一物理层电路的SOC的另一个实施方案的框图，其中另一物理层 电路从高速缓存存储器延伸到主存储器。

图4为示出了实施方案的片上系统(SOC)和存储器的框图。

图5为示出了实施方案的包括一个或多个高速缓存的SOC以及被耦接 到SOC/高速缓存的主存储器的框图。

图6为示出了实施方案的SOC和多个存储器的框图。

图7为示出了实施方案的多个主存储器和包括一个或多个高速缓存的 SOC的框图。

图8为具有封装件堆叠封装件(POP)构型的主存储器和高速缓存存储器 的系统的一个实施方案的框图。

图9为具有封装件堆叠封装件(POP)构型的主存储器和高速缓存存储器 的系统的另一个实施方案的框图。

图10为具有主存储器和高速缓存存储器的系统的一个实施方案的框 图，其中主存储器离散地封装。