[发明专利]用于层状III族氮化物结构的电介质钝化

说明书

一种钝化的半导体器件结构包括III族氮化物结构(102)和钝化层(104)。III族氮化物结构包括高电子迁移率晶体管(HEMT)。钝化层包括电介质，电介质形成在该结构上方以提供钝化并与该结构形成界面。该界面提供该结构与电介质之间的具有至少两个原子层厚度的过渡(110)。该界面的特征还在于：具有比对应于至多一个原子层厚度的界面态的参考密度小的界面态的密度。构成粗糙界面的过渡允许界面态的相对低的密度，并因此改善器件结构的高频性能。

背景技术

形成电介质的常见方法包括热氧化、溅射和化学气相沉积。使用这些方法形成的电介质通常具有高材料密度、高电阻率以及与下层半导体结构和金属接触件的合理兼容性。SiO₂是硅基电子器件中最常见的电介质。SiO₂与硅的兼容性好，但受制于低的介电常数。此外，SiO₂与诸如III族氮化物之类的一些其它半导体的兼容性差。

随着较高频率下的器件性能的进步，器件结构的尺寸在显著缩小，从而使器件有源层移动为较接近电介质层。如果电介质层接近有源层，则对于器件的高频操作，电介质-半导体界面具有低密度的界面缺陷是重要的。这些缺陷可能形成可能产生寄生电荷或捕获现有电荷载流子并因此减慢器件操作的界面态。最近建议在电介质沉积之前对半导体表面进行化学清洗和等离子体处理，以改善电介质-半导体界面。另一旨在改善电介质-半导体界面的技术包括在用于半导体沉积的同一反应腔中的电介质沉积(即，所谓的原位沉积)。该技术使得能够紧接在半导体沉积之后进行电介质沉积而半导体没有暴露于空气，因此避免了有害原生氧化物的形成和表面污染。然而，由于两种相邻材料之间的大的应力和化学失配，在原位形成的电介质-半导体界面处可能仍存在一些缺陷和相关联的界面态。

发明内容

本公开涉及一种钝化的半导体器件结构。该器件结构包括III族氮化物高电子迁移率晶体管(HEMT)结构以及形成在该结构上方以提供钝化的电介质层。电介质层与该结构之间的界面包括具有至少两个原子层厚度的过渡。该界面的特征还在于，具有比界面态的参考密度小的界面态密度，参考密度对应于至多一个原子层的厚度。例如，在一些实施例中，该界面的厚度至少等于0.5纳米。在另外的示例中，在一些实施例中，界面态的密度至多等于1×10¹¹cm^-2。

在一些实施例中，在III族氮化物结构上方形成预备层，以提供用于电介质层的表面粗糙度。在一些这样的实施例中，预备层和电介质层形成具有至少两个原子层的厚度和比对应于至多一个原子层的厚度的界面态密度小的界面态密度的界面。

附图说明

参考以下附图详细描述根据一个或多个各种实施例的本公开。提供附图只是出于例示的目的，并且仅仅描绘了典型或示例的实施例。提供这些附图被提供以促进理解本文公开的构思，不应当被视为限制这些构思的广度、范围或适用性。应该注意，为了清楚和便于图示，这些图不一定按比例绘制。

图1示出了根据本公开的一些实施例的具有在形成粗糙界面的III族氮化物结构上方形成的钝化层的例示性层状结构的侧截面图；

图2示出了根据本公开的一些实施例的具有在形成粗糙界面的预备层上方形成的钝化层的例示性层状结构的侧截面图；

图3示出了具有平滑界面的层状结构的侧截面透射电子显微镜(TEM)图像和对应的插图；

图4示出了对于图3的层状结构在不同频率下测量的电容-电压特性的图表；

图5示出了根据本公开的一些实施例的具有粗糙界面的层状结构的侧截面TEM图像和对应的插图；

图6示出了根据本公开的一些实施例的对于图5的层状结构在不同频率下测量的电容-电压特性的图表；

图7是根据本公开的一些实施例的用于制成层状结构的例示性处理的流程图；以及

图8是根据本公开的一些实施例的用于制成具有预备层的层状结构的例示性处理的流程图。