[发明专利]一种均衡电路、封装装置及数据传输装置

说明书

一种均衡电路，包括设置于接收端芯片(RX)内部的接收端阻抗网络(Z_t)，以及设置于接收端芯片(RX)外部的无源均衡器(100)，其中：接收端阻抗网络(Z_t)通过第一连接件(201)和第二连接件(202)与无源均衡器(100)连接，以及分别通过第一连接件(201)和第二连接件(202)与差分走线的第一走线(203)和第二走线(204)连接，差分走线用于连接接收端芯片(RX)和发送端芯片(TX)。一种封装装置及数据传输装置，通过第一连接件(201)和第二连接件(202)实现接收端阻抗网络(Z_t)和无源均衡器(100)的连接，使接收端阻抗网络(Z_t)与无源均衡器(100)协同工作，通过调节接收端阻抗网络(Z_t)的阻值形成接收端带宽增益可调节，从而提升工作频率；无源均衡器(100)设置在接收端芯片(RX)外部且与第一连接件(201)和第二连接件(202)连接，不占用额外的出线空间或芯片面积。

技术领域

本申请涉及电路封装领域，具体涉及一种均衡电路、封装装置及数据传输装置。

背景技术

SERDES是串行器(serializer)/解串器(deserializer)的英文简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。

在多颗芯片协同工作时，该芯片之间需要通过SerDes链路实现信号的收发，随着通信速率的显著提升，SerDes无源链路带来的损耗使得接收机端(接收芯片)的信号质量显著恶化，因此，均衡技术被广泛的应用于高速SerDes通信中，用以补偿这些通道损耗。有源均衡器被设计在芯片内部，包含前馈均衡有源均衡器、反馈均衡有源均衡器和连续时间线性均衡有源均衡器等等，有源均衡器由于设置在芯片内部，需要消耗额外的功耗与芯片面积。除此之外，在芯片外部，例如印刷电路板(printed circuit board，PCB)上或者封装内部，也可使用电阻、电感、电容等器件搭建无源均衡器。然而，现有技术中的无源均衡器，主要面对以下两个问题，第一，现有技术中无源均衡器采用贴片元件结构，没有和芯片封装在一起，因此导致工作频率较低，不能支撑高速SerDes互连要求；第二，无源均衡器的使用将在封装或PCB上占用信号出线空间，降低出线密度。

因此，现有技术中存在的上述问题还有待改善。

发明内容

本申请实施例提供了一种均衡电路，通过第一连接件和第二连接件实现接收端阻抗网络和无源均衡器的连接，以使得该接收端阻抗网络与该无源均衡器协同工作，通过调节接收端阻抗网络的阻值，实现接收端带宽增益可调节的机构，同时，该无源均衡器并不采用传统的贴片元件结构，而是和接收端芯片封装在一起，从而提升工作频率，以支撑高速SerDes互连的要求。同时，由于无源均衡器分别与第一连接件和第二连接件连接，相较于传统的均衡电路设计，该均衡电路中的无源均衡器设置在接收端芯片外部且与第一连接件和第二连接件连接，不占用额外的封装出线空间或芯片面积。

有鉴于此，本申请第一方面提供一种均衡电路，包括设置于接收端芯片内部的接收端阻抗网络，以及设置于该接收端芯片外部的无源均衡器，该无源均衡器可以有两个端口，其中：该接收端阻抗网络通过第一连接件和第二连接件与该无源均衡器连接，以及分别通过该第一连接件和该第二连接件与差分走线的第一走线和第二走线连接，该差分走线用于连接该接收端芯片和发送端芯片。其中，该接收端芯片可以是晶圆die。