[发明专利]TSV上的偏移焊盘

说明书

可以采用包括过程步骤的代表性技术和设备来减轻由于键合界面处的金属膨胀而导致的经键合微电子衬底的分层的可能性。例如，金属焊盘可以设置在微电子衬底中的至少一个微电子衬底的键合表面处，其中接触焊盘相对于衬底中的TSV偏移地定位并且电耦合到TSV。

优先权和相关申请的交叉引用

本申请要求根据35U.S.C.§119(e)(1)要求于2019年6月13日提交的美国非临时申请号16/440,633和于2018年6月13日提交的美国临时申请号62/684,505的权益，其全部内容通过引用并入本文。

技术领域

以下描述涉及集成电路(“IC”)。更具体地，以下描述涉及制造IC管芯和晶片。

背景技术

微电子元件通常包括由半导体材料(诸如硅或砷化镓之类)形成的薄平板(通常被称为半导体晶片)。晶片可以被形成为包括位于晶片的表面上和/或部分嵌入晶片内的多个集成芯片或管芯。与晶片分开的管芯通常作为单独、预先封装单元提供。在一些封装设计中，管芯被安装到衬底或芯片载体，而衬底或芯片载体又被安装在诸如印刷电路板(PCB)之类的电路面板上。例如，许多管芯提供在适于表面安装的封装中。

封装半导体管芯还能够以“堆叠”布置提供，其中一个封装被设置在例如电路板或其他载体上，而另一封装被安装在第一封装的顶部上。这些布置可以允许若干个不同的管芯或器件被安装在电路板上的单个覆盖区中，并且可以通过在封装之间提供短互连来进一步促进高速操作。通常，该互连距离只能稍微大于管芯本身的厚度。为了在管芯封装的堆叠内实现互连，可以在每个管芯封装(除了最顶部封装之外)的两侧(例如，多个面)上提供用于机械连接和电连接的互连结构。

附加地，管芯或晶片可以以三维布置堆叠，以作为各种微电子封装方案的一部分。这可以包括将一个或多个管芯、器件和/或晶片的层堆叠在较大的基部管芯、器件、晶片、衬底等上；以垂直布置或水平布置堆叠多个管芯或晶片；以及两者的各种组合。

管芯或晶片可以使用各种键合技术在堆叠布置中被键合，这些键合技术包括直接电介质键合、非粘合技术(诸如)或混合键合技术(诸如)，两者均可从Invensas Bonding Technologies,Inc.(以前Ziptronix，Inc.)、Xperi公司获得。键合包括自发过程，当两个已准备好的表面放在一起时，在周围条件下发生该自发过程(参见，例如，美国专利号6,864,585和7,485,968，其全部内容通过引用并入本文)。

键合的管芯或晶片的相应配合表面通常包括嵌入式导电互连结构(其可以是金属)等。在一些示例中，键合表面被布置和对准，使得来自相应表面的导电互连结构在键合期间被接合。接合的互连结构在堆叠管芯或晶片之间形成连续导电互连(用于信号、功率等)。

实现堆叠管芯和晶片布置可能存在多种挑战。当使用直接键合技术或混合键合技术来键合堆叠的管芯时，通常期望要键合的管芯的表面极其平坦、光滑且干净。比如，通常，这些表面在表面拓扑上应当具有非常低的变化(即，纳米级变化)，以使这些表面可以紧密配合以形成持久键合。

可以形成和制备双面管芯以用于堆叠和键合，其中管芯的两侧将被键合到其他衬底或管芯，诸如在多个管芯到管芯的应用或管芯到晶片的应用的情况下。制备管芯的两侧包括修整两个表面以满足电介质粗糙度规格和金属层(例如，铜等)凹部规格。比如，可以使键合表面处的导电互连结构稍微凹陷，刚好在键合表面的绝缘材料下方。键合表面下方的凹陷量可以由设备或应用的尺寸容差、规格、或物理限制确定。可以制备混合表面以使用化学机械抛光(CMP)工艺等与另一管芯、晶片或其他衬底键合。