[发明专利]包括用于减小由导线接合引起的焊盘下损坏的力减轻系统的集成电路（IC）器件

说明书

本发明公开了一种集成电路芯片管芯，该集成电路芯片管芯包括力减轻系统，力减轻系统用于减小或减轻通常由每个导线接合焊盘下方的导线接合引起的焊盘下应力。力减轻系统包括用作冲击板的金属区域(22)、位于冲击板上方的密封层以及力减轻层，力减轻层包括在金属区域(22)和密封层(52)之间的密封空隙(56A)的阵列。力减轻层中的密封空隙(56A)通过在氧化物电介质层中形成开口并且在开口上方形成非共形密封层(52)来限定以限定密封空隙(56A)的阵列。力减轻系统减轻由每个导线接合焊盘上的导线接合引起的应力，这可减少或消除对位于管芯的焊盘下区域中的半导体器件的导线接合相关的损坏。

相关专利申请

本申请要求2018年3月15日提交的共同拥有的美国临时专利申请号 62/643,226的优先权，出于所有目的，该申请的全部内容据此以引用方式并入。

技术领域

本公开涉及集成电路(IC)器件和制造，并且更具体地讲，涉及包括力减轻系统(例如，包括密封空隙阵列)的IC器件以及用于形成此类IC 器件的方法，所述力减轻系统用于减少由于导线/球焊工艺造成的焊盘下损坏。

背景技术

许多集成电路(IC)器件需要导线接合，例如以将硅芯片(管芯)连接到一条或多条引线或其他导电元件。每条导线可在一端处接合到硅芯片上表面上的相应接合焊盘，并且在另一端处接合到引线或其他芯片外电路部件。

导线接合可对相应的接合焊盘施加相对大的力，这可在接合焊盘下方的芯片中引入大的应力(例如，向下、兆声、热力)。此外，在一些情况下，可通过在制造过程中沉积钝化层和/或铝层来引入应力。故障分析报告和图像示出了向下延伸到芯片中的裂纹，这可能损坏位于接合焊盘下方区域中的半导体部件。因此，芯片制造可避免在接合焊盘下方形成某些类型的半导体部件，例如，非静电敏感器件(非ESD)和/或其他类型的部件，称为“焊盘下电路”(CUP)，这是由于导线接合造成的应力/损坏。这是有问题的，尤其是随着硅管芯尺寸继续减小，因为接合焊盘金属限定了越来越大的管芯面积百分比。

现有的解决方案包括在管芯主体中形成固体金属板以用于吸收焊盘金属下方的力，以及形成金属和电介质的交织图案以用于减轻由导线接合引起的焊盘下损坏。然而，这些解决方案需要金属和/或电介质的附加层，这减小了芯片中可用占地面积的面积。

发明内容

本发明的实施方案提供了一种集成电路芯片(管芯)以及形成此类IC 管芯的方法，所述集成电路芯片包括用于减小或减轻由导线接合引起的焊盘下应力的力减轻系统。IC管芯可包括导线接合焊盘和在每个导线接合焊盘下方形成的力减轻系统。力减轻系统可以包括“冲击板”(例如，金属区域)、位于冲击板上方的密封层，以及包括金属区域和密封层之间的密封空隙阵列的力减轻层。力减轻层中的密封空隙可通过在氧化物电介质层中形成开口并且在开口上方形成非共形密封层来限定以限定密封空隙阵列。力减轻系统可减轻在每个导线接合焊盘上由导线接合引起的应力，这可减小或消除对位于管芯的焊盘下区域中的半导体器件的导线接合相关的损坏。

一些实施方案提供了一种形成硅管芯的方法，包括在衬底上方形成金属区域，在金属区域上方形成非金属层，在非金属层中形成多个开口，在所述非金属层中的所述多个开口上方形成密封层以在所述金属区域上方限定多个密封空隙，以及在所述密封层上方形成导线接合焊盘。

在一些实施方案中，半导体器件形成在管芯的位于金属区域下方的区域中。半导体器件可包括至少一个非静电敏感器件(非ESD)。

在一个实施方案中，该方法包括在衬底上方形成电介质区域，以及在衬底上方的电介质区域上或电介质区域中形成金属区域。

在一个实施方案中，金属区域上方的非金属层包括氧化物电介质层，并且在非金属层中形成多个开口包括在氧化物电介质层中形成多个通孔。