[发明专利]具有静态随机存取存储器的三维存储器件

说明书

具有三维(3D)存储器件的3D存储器件的实施例包括具有外围电路、SRAM单元的阵列、以及具有多个第一键合触点的第一键合层的第一半导体结构。3D存储器件还包括具有3D NAND存储器串的阵列、以及包括多个第二键合触点的第二键合层的第二半导体结构、以及第一键合层和第二键合层之间的键合界面，其中第一键合触点与第二键合触点在键合界面处接触。

背景技术

本公开的实施例涉及三维(3D)存储器件及其制造方法。

通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。不过，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。

3D存储器架构能够解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列和用于控制去往和来自存储器阵列的信号的外围器件。

发明内容

本文公开了具有静态随机存取存储器(SRAM)的3D存储器件及其制造方法的实施例。

在一个示例中，一种3D存储器件包括：具有外围电路、SRAM单元的阵列、以及具有多个第一键合触点的第一键合层的第一半导体结构。3D存储器件还包括：具有3D NAND存储器串的阵列、以及包括多个第二键合触点的第二键合层的第二半导体结构；以及第一键合层和第二键合层之间的键合界面，其中第一键合触点与第二键合触点在键合界面处接触。

在另一个示例中，一种用于形成3D存储器件的方法包括：形成具有外围电路、SRAM单元的阵列和具有多个第一键合触点的第一键合层的第一半导体结构；形成具有3D NAND存储器串的阵列和包括多个第二键合触点的第二键合层的第二半导体结构；以及以面对面方式键合第一半导体结构和第二半导体结构，使得第一键合触点与第二键合触点在键合界面处接触。

在又一个示例中，提供了一种用于操作3D存储器件的方法，该3D存储器件具有处于同一芯片中的输入/输出电路、SRAM单元的阵列和3D NAND存储器串的阵列。该方法可以包括：通过输入/输出电路向SRAM单元的阵列传输数据，在SRAM单元的阵列中存储数据，以及将数据从SRAM单元的阵列编程到3D NAND存储器串的阵列中。

附图说明

被并入本文并形成说明书的一部分的附图例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。

图1A示出了根据一些实施例的具有SRAM的示例性3D存储器件的截面的示意图。

图1B示出了根据一些实施例的具有SRAM的另一示例性3D存储器件的截面的示意图。

图2示出了根据一些实施例的具有外围电路和SRAM的示例性半导体结构的示意性平面图。

图3示出了根据一些实施例的具有SRAM的示例性3D存储器件的截面。

图4示出了根据一些实施例的具有SRAM的另一示例性3D存储器件的截面。

图5A-5C示出了根据一些实施例的用于形成具有外围电路和SRAM的示例性半导体结构的制造过程。

图6A和图6B示出了根据一些实施例的用于形成具有3D NAND存储器串的示例性半导体结构的制造过程。

图7A和图7B示出了根据一些实施例的用于形成具有SRAM的示例性3D存储器件的制造过程。

图8示出了根据一些实施例的具有带SRAM的3D存储器件的示例性系统的示意性框图。

图9A示出了根据一些实施例的具有使用SRAM作为管芯上高速缓存的3D存储器件的示例性系统的示意性框图。

图9B示出了根据一些实施例的具有使用SRAM作为管芯上数据缓冲器的3D存储器件的示例性系统的示意性框图。