[发明专利]贯穿硅触点结构及其形成方法

说明书

在TSC结构中，在衬底的第一主表面之上形成第一电介质层。所述衬底包括相对的第二主表面。在所述第一电介质层和所述衬底中形成TSC，使得所述TSC穿过所述第一电介质层并且延伸至所述衬底中。在所述第一电介质层之上形成与所述TSC电耦合的导电板。在衬底中形成隔离沟槽，以包围所述导电板并且与导电板隔开。在衬底的第二主表面上形成第二电介质层。在所述第二电介质层中形成延伸至所述衬底中并且连接至所述TSC的第一多个通孔。在所述第二电介质层中形成延伸至所述衬底中，但是不连接至所述TSC的第二多个通孔。

背景技术

贯穿硅触点(TSC)被广泛应用于半导体工业。TSC是一种完全穿过硅晶圆或管芯的竖直电连接。TSC技术在创建3D封装和3D集成电路方面很重要。TSC通过显著降低多芯片电子电路的复杂度和总体尺寸的内部布线来提供竖直对准电子器件的互连。与传统封装技术相比，TSC技术提供更高的互连和器件密度以及更短的连接长度。

相关TSC结构包括穿过衬底的TSC开口、沿TSC开口的侧壁形成的阻挡层以及在TSC开口中填充的导电材料。随着集成电路中的半导体器件的临界尺寸缩小以实现更高的器件密度和更快的操作速度，由相关TSC结构引入的RC延迟将变为主要问题。

发明内容

本发明的原理涉及一种新颖的TSC结构，所述TSC结构具有穿过衬底的多个贯穿硅触点(TSC)。所述TSC结构引入了与多个TSC和衬底电耦合的一个或多个通孔，以降低/消除TSC和衬底之间的电势差。电势差的降低/消除又会降低或者消除形成于TSC和衬底之间的寄生电容。此外，隔离沟槽被引入所述TSC结构中，其将所述TSC结构与相邻电子部件隔开，以防止在所述TSC结构与相邻电子部件之间发生电气干扰。

贯穿硅触点(TSC)技术被广泛应用于半导体存储器行业。例如，由于 3D NAND技术向高密度和高容量转移，尤其是从64L架构向128L架构转移，因而器件的数量，金属线的数量显著提高，尤其是外围电路。所增加的外围电路需要更大的芯片面积，这降低了NAND位密度。解决方案之一是分别制造包括存储单元的阵列电路晶圆和包括控制电路的外围电路晶圆。接下来，可以引入贯穿硅触点(TSC)结构，从而使阵列电路晶圆与外围电路晶圆电连接。然而，发现相关TSC结构具有由于TSC结构的寄生电容导致的RC延迟问题。因此，需要新型TSC结构来满足先进的技术要求。

在本公开当中，介绍了一种新颖的TSC结构。根据本公开的一个方面，提供了一种集成电路芯片。所述集成电路芯片包括具有相对的第一主表面和第二主表面的衬底、形成于所述衬底的所述第二主表面的第一位置处的多个晶体管以及形成于所述衬底的第二位置处的键合焊盘结构。所述键合焊盘结构包括形成于所述衬底的第一主表面之上的第一电介质层、形成于所述第一电介质层和所述衬底中从而穿过所述第一电介质层并且延伸到所述衬底中的贯穿硅触点(TSC)。所述键合焊盘结构进一步包括形成于所述第一电介质层之上并且与所述TSC电耦合的导电板。所述键合焊盘结构具有形成于所述第一电介质层和衬底中的隔离沟槽。所述隔离沟槽同心包围所述导电板并且延伸穿过所述第一电介质层以及所述衬底的第一主表面和第二主表面。所述隔离沟槽和导电板通过所述第一电介质层相互隔开。所述键合焊盘结构进一步具有形成于所述衬底的所述第二主表面上的第二电介质层。第一通孔形成于所述第二电介质层中，其穿过所述第二主表面延伸到所述衬底中并且连接至所述TSC。第二通孔形成于所述第二电介质层中，其穿过所述第二主表面延伸到所述衬底中，但不连接至所述TSC。

在一些实施例中，所述键合焊盘结构进一步包括形成于所述第二电介质层之上的金属线，并且所述金属线连接至所述第一通孔和第二通孔。

在一些实施例中，所述TSC进一步包括形成于所述第一电介质层和衬底中的接触区。所述接触区具有侧面部分和露出所述第一通孔的底部部分。沿接触区的侧面部分形成阻挡层，并且沿所述阻挡层形成导电层。所述导电层设置在所述接触区中并且与所述第一通孔连接。

在一些实施例中，所述贯穿硅触点(TSC)形成于所述第一电介质层和所述衬底中，使得所述TSC延伸穿过所述第一电介质层以及所述衬底的第一主表面和第二主表面。