[发明专利]一种多芯片堆叠封装结构及其封装方法

说明书

本发明公开了一种多芯片堆叠封装结构及其封装方法，采用呈阶梯堆叠的多个芯片形成的封装单元，呈阶梯堆叠的芯片的引线端位于台阶表面，多个芯片的引线端通过芯片布线连接，芯片无需打线，减小了芯片的封装体积，阶梯塑封及多个芯片通过第二塑封体与基板塑封连接，导电线路之间不需要过孔连接，减小了因过孔镀铜不满带来的开路问题，同时简化导电线路形成步骤，节约打孔成本；多芯片堆叠垂直放置，降低了芯片由于悬空、承重过大而可能产生的裂片风险，同时，通过第二塑封体将多个封装单元与基板塑封起到了二次保护的作用，提高了产品可靠性。

【技术领域】

本发明属于存储芯片封装领域，涉及一种多芯片堆叠封装结构及其封装方法。

【背景技术】

随着消费类电子产品的发展，高频率、大容量、多功能性和高可靠性存储器设备的需求日益增长。现有的多芯片堆叠封装通常是由多条焊线使芯片通过基板线路进行电性连接，这种连接方法焊线细长而使电性达不到预想需求，容易造成电性损失。因此，如何提升封装可靠性及减小电性损失，是目前急需解决的一大难题。

【发明内容】

本发明的目的在于克服上述现有技术的缺点，提供一种多芯片堆叠封装结构及其封装方法。

为达到上述目的，本发明采用以下技术方案予以实现：

一种多芯片堆叠封装结构，包括基板、芯片和阶梯塑封单元，阶梯塑封单元包括塑封于基板上的阶梯塑封体，阶梯塑封体上端面为阶梯结构，阶梯塑封体的阶梯结构表面设有与基板上端布线连接的第一塑封体表面线，多个芯片依次堆叠于阶梯塑封体的阶梯结构上，芯片的接线端与第一塑封体表面线焊接，阶梯塑封及多个芯片通过第二塑封体与基板塑封连接。

进一步的，芯片的接线端与第一塑封体表面线之间设有焊垫。

进一步的，相邻两个芯片之间通过粘着层连接。

进一步的，阶梯塑封的阶梯高度等于一个芯片与一个粘着层的高度之和。

进一步的，基板下端设有用于接线的锡球；基板的锡球通过基板内部线路与基板上的布线连接。

一种多芯片堆叠封装结构的封装方法，包括以下步骤：

步骤1)、在上端设有布线的基板上端塑封形成阶梯塑封结构；

步骤2)、在阶梯塑封结构的阶梯表面贴设第一塑封体表面线形成阶梯导电引线层；

步骤3)、然后将多个芯片依次焊接在阶梯塑封结构的阶梯表面，使芯片接线端与第一塑封体表面线连接；

步骤4)、最后通过二次塑封将芯片5及阶梯塑封结构3塑封于基板1上形成多芯片堆叠封装结构。

进一步的，阶梯塑封结构通过异型塑封模具在基板上通过塑封形成。

进一步的，第一塑封体表面线通过喷涂或贴线在阶梯塑封结构的阶梯表面形成导电线路层。

进一步的，在芯片接线端与第一塑封体表面线之间设置焊垫。

进一步的，多个芯片依次焊接在阶梯塑封结构时粘着层的厚度与芯片的高度之和等于阶梯塑封的阶梯高度。

与现有技术相比，本发明具有以下有益效果：

本发明一种多芯片堆叠封装结构，采用呈阶梯堆叠的多个芯片形成的封装单元，呈阶梯堆叠的芯片的引线端位于台阶表面，多个芯片的引线端通过芯片布线连接，芯片无需打线，减小了芯片的封装体积，阶梯塑封及多个芯片通过第二塑封体与基板塑封连接，导电线路之间不需要过孔连接，减小了因过孔镀铜不满带来的开路问题，同时简化导电线路形成步骤，节约打孔成本；多芯片堆叠垂直放置，降低了芯片由于悬空、承重过大而可能产生的裂片风险，同时，通过第二塑封体将多个封装单元与基板塑封起到了二次保护的作用，提高了产品可靠性。