[发明专利]半导体结构

说明书

本公开提供一种半导体结构，包括一基底、一控制栅极结构、一熔丝栅极结构，以及一埋置位元线；该基底具有一第一表面、一第一掺杂区、一第二掺杂区，以及一凹处，该第一掺杂区设置在该第一表面下方，该第二掺杂区设置在该第一表面下方，该凹处凹入该基底并设置在该第一掺杂区与该第二掺杂区之间；该控制栅极结构设置在该第一掺杂区上方并电性连接一控制位元线；该熔丝栅极结构设置在该第二掺杂区上方并电性连接一熔丝位元线；该埋置字元线设置在该控制栅极结构与该熔丝栅极结构之间；其中该埋置字元线设置在该基底的该凹处内。

技术领域

本公开主张2018/12/27申请的美国临时申请案第62/785,359号及2019/10/29申请的美国正式申请案第16/667,104号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体结构。特别涉及一种熔丝阵列结构，其具有配置在一基底中的一埋置字元线。

背景技术

对于许多现代应用，半导体装置是不可或缺的。在半导体装置之中，如动态随机存取存储器(dynamic random access memory，DRAM)装置的存储器装置，已被认为是一个重要角色。该存储器装置具有许多存储器胞(memory cells)，纵横地行列设置在基底(substrate)上，其中每一存储器胞的形成可由一电容器所存储，并可由一位元线(bitline)而可存取，而所述的位元线在基底上的一表面延伸。

随着电子科技的进步，一熔丝阵列结构的容量持续地增加。换言之，提升设置在基底上的熔丝阵列结构的一密度。据此，难以维持于该熔丝阵列结构中的该等电子零件之间的隔离或绝缘。

因此，有需要持续地改善半导体元件的结构上的架构。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种半导体结构。该半导体结构包括一基底，具有一第一表面、一第一掺杂区、一第二掺杂区以及一凹处，该第一掺杂区设置在该第一表面下方，该第二掺杂区设置在该第一表面下方，该凹处凹入该基底并位在该第一掺杂区与该第二掺杂区之间；一控制栅极结构，设置在该第一掺杂区上方并电性连接一控制位元线；一熔丝栅极结构，设置在该第二掺杂区上方并电性连接一熔丝位元线；以及一埋置字元线，设置在该控制栅极结构与该熔丝栅极结构之间；其中该埋置字元线设置在该基底的该凹处内。

依据本公开的一些实施例，该埋置字元线设置在该基底的该第一表面下方，并远离该基底的该第一表面设置。

依据本公开的一些实施例，该埋置字元线设置在该第一掺杂区与该第二掺杂区下方，并远离该第一掺杂区与该第二掺杂区设置。

依据本公开的一些实施例，该凹处从该基底的该第一表面朝向该基底的一第二表面延伸，该第二表面相对该第一表面设置。

依据本公开的一些实施例，该熔丝栅极结构具有一熔丝介电质，设置在该第二掺杂区上。

依据本公开的一些实施例，当该埋置字元线与该熔丝位元线之间的一电压偏压大致地大于5V时，该熔丝介电质可断裂。

依据本公开的一些实施例，该埋置字元线设置在该熔丝介电质下方，并远离该熔丝介电质设置。

依据本公开的一些实施例，该熔丝介电质包含氧化物或金属氧化物。

依据本公开的一些实施例，该第一掺杂区与该第二掺杂区为一相同导电类型。

依据本公开的一些实施例，该埋置字元线具有一导体以及一隔离层，该隔离层设置在该凹处内并位在该基底与该导体之间。

依据本公开的一些实施例，该隔离层与该凹处的一侧壁共形设置。