[发明专利]防止硅片电阻局部放电失效的方法、结构及功率半导体器件

说明书

本发明公开了一种防止硅片电阻作为门极电阻产生局部放电失效的方法、结构及功率半导体器件，属于高压功率模块技术领域，用于解决由于硅片电阻作为门极电阻产生局部放电失效的问题。采用的技术方案为：通过绑定线或者优化衬板或者优化硅片电阻的方式，使得硅片电阻上下表面的电位处于同一水平，进而使得硅片电阻整体处于同一电位水平。本发明的方法、结构及功率半导体器件具有操作简便、避免硅片电阻作为门极电阻出现局部放电失效、消除电荷积累，提高工作可靠性等优点。

技术领域

本发明主要涉及到高压功率模块技术领域，特指一种防止硅片电阻作为门极电阻产生局部放电失效的方法、结构及功率半导体器件。

背景技术

在功率半导体器件中，为了提高模块电流等级，通常的做法是采用芯片及衬板级并联的方式解决。这样就需要解决芯片及衬板级的均流问题。衬板级的动态均流能力可以通过衬板上内置门极电阻提高。

通常采用的门极电阻的有两种类型，一种为普通电阻，一种为硅片电阻。两种电阻都存在影响功率半导体模块局部放电测试结果的问题。对于普通电阻，可以通过优化灌封工艺，来改善和解决局部放电测试结果不良的问题。而对于硅片电阻因其引起局部放电测试结果不良的原因与普通电阻不同，难以通过改善灌封工艺来优化。

其中硅片电阻是通过掺杂工艺，使硅片上存在一定的电阻率，通过控制掺杂的浓度可以调整电阻的大小，使用时可与功率芯片一起焊接在衬板上，非常适合用于作为衬板上的门极电阻，其结构如图1所示，包括键合区101，背面是焊接区。等效电路如图2，电阻R1加上R2通常为器件所需的门极电阻值，而实际测量时硅片电阻的上表面和下表面间存在一个较大电阻，可以等效为大电阻R3串联一个二极管。

按照IEC 1287半导体模块局部放电测试的国际通用标准，其测试如图3所示，模块在进行局部放电测试时会将模块的功率端子、信号端子短接在一起，以保证模块工作中涉及的工作电路和控制电路处于同一电位。当模块中有硅片电阻时，其测试局部放电的等效电路如图4所示。

当功率半导体器件模块进行局部放电测试时，门极端和驱动端都会与功率端子短接，并施加一个较高电压。以3300V为例，当施加6kV电压时，硅片电阻下表面并不处于同一电位，从而造成硅片电阻位置局部放电数值变高。

鉴于硅片电阻作为门极电阻时对功率半导体器件模块局部放电能力的影响，迫切需要提出一个方案，用来解决由硅片电阻引起的局部放电失效问题。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种操作简便、将硅片电阻的整体电位保持在同一电位上的防止硅片电阻作为门极电阻产生局部放电失效的方法、结构及功率半导体器件。

为解决上述技术问题，本发明采用以下技术方案：

一种防止硅片电阻作为门极电阻产生局部放电失效的方法，在硅片电阻中，对硅片电阻等效电路中悬空的一端进行电位控制，使之与硅片电阻的整体处于同一电位。

作为上述技术方案的进一步改进：

在进行电位控制时，控制硅片电阻上下表面的电位处于同一水平。

在进行电位控制时，将硅片电阻所在的覆金属层与硅片电阻的上表面直接相连，或者将与硅片电阻上表面连接的覆金属层与硅片电阻所在的覆金属层相连，以使硅片电阻上下表面的电位处于同一水平。

通过绑定线将硅片电阻所在的覆金属层与硅片电阻的上表面直接相连，或者通过绑定线将与硅片电阻上表面连接的覆金属层与硅片电阻所在的覆金属层相连。

将与硅片电阻上表面连接的覆金属层与硅片电阻所在的覆金属层设计成一体，以使硅片电阻上下表面的电位处于同一水平。

在所述硅片电阻上设工艺通孔使硅片电阻上下表面相连，以使硅片电阻上下表面的电位处于同一水平。