[发明专利]防止硅片电阻局部放电失效的方法、结构及功率半导体器件

权利要求书

1.一种防止硅片电阻作为门极电阻产生局部放电失效的方法，其特征在于：在硅片电阻(2)中，对硅片电阻(2)等效电路中悬空的一端进行电位控制，使之与硅片电阻(2)的整体处于同一电位。

2.根据权利要求1所述的防止硅片电阻作为门极电阻产生局部放电失效的方法，其特征在于：在进行电位控制时，控制硅片电阻(2)上下表面的电位处于同一水平。

3.根据权利要求2所述的防止硅片电阻作为门极电阻产生局部放电失效的方法，其特征在于：在进行电位控制时，将硅片电阻(2)所在的覆金属层与硅片电阻(2)的上表面直接相连，或者将与硅片电阻(2)上表面连接的覆金属层与硅片电阻(2)所在的覆金属层相连，以使硅片电阻(2)上下表面的电位处于同一水平。

4.根据权利要求3所述的防止硅片电阻作为门极电阻产生局部放电失效的方法，其特征在于：通过绑定线将硅片电阻(2)所在的覆金属层与硅片电阻(2)的上表面直接相连，或者通过绑定线将与硅片电阻(2)上表面连接的覆金属层与硅片电阻(2)所在的覆金属层相连。

5.根据权利要求2所述的防止硅片电阻作为门极电阻产生局部放电失效的方法，其特征在于：将与硅片电阻(2)上表面连接的覆金属层与硅片电阻(2)所在的覆金属层设计成一体，以使硅片电阻(2)上下表面的电位处于同一水平。

6.根据权利要求2所述的防止硅片电阻作为门极电阻产生局部放电失效的方法，其特征在于：在所述硅片电阻(2)上设工艺通孔使硅片电阻(2)上下表面相连，以使硅片电阻(2)上下表面的电位处于同一水平。

7.一种防止硅片电阻作为门极电阻产生局部放电失效的结构，其特征在于，包括绑定线，用于将硅片电阻(2)所在的覆金属层与硅片电阻(2)的上表面直接相连，或者将与硅片电阻(2)上表面连接的覆金属层与硅片电阻(2)所在的覆金属层相连，以使硅片电阻(2)上下表面的电位处于同一水平。

8.一种功率半导体器件，包括功率半导体芯片(1)、硅片电阻(2)、第一绑定线(41)、第二绑定线(42)、第三绑定线(43)、第一覆金属层(31)、第二覆金属层(32)、第三覆金属层(33)和第四覆金属层(34)，所述功率半导体芯片(1)设于第一覆金属层(31)上，所述硅片电阻(2)设于第三覆金属层(33)上，所述第一覆金属层(31)通过第一绑定线(41)与所述第二覆金属层(32)相连，所述硅片电阻(2)上的第一上表面端(21)通过第二绑定线(42)与所述第二覆金属层(32)相连，所述硅片电阻(2)上的第二上表面端(22)通过第三绑定线(43)与所述第四覆金属层(34)相连，其特征在于，还包括第四绑定线(44)，用于将第三覆金属层(33)与第二覆金属层(32)或第四覆金属层(34)相连。

9.一种功率半导体器件，包括功率半导体芯片(1)、硅片电阻(2)、第一绑定线(41)、第二绑定线(42)、第三绑定线(43)、第一覆金属层(31)、第二覆金属层(32)、第三覆金属层(33)和第四覆金属层(34)，所述功率半导体芯片(1)设于第一覆金属层(31)上，所述硅片电阻(2)设于第三覆金属层(33)上，所述第一覆金属层(31)通过第一绑定线(41)与所述第二覆金属层(32)相连，所述硅片电阻(2)上的第一上表面端(21)通过第二绑定线(42)与所述第二覆金属层(32)相连，所述硅片电阻(2)上的第二上表面端(22)通过第三绑定线(43)与所述第四覆金属层(34)相连，其特征在于，所述第二覆金属层(32)或第四覆金属层(34)与所述第三覆金属层(33)为一体化结构。

10.一种功率半导体器件，包括功率半导体芯片(1)和硅片电阻(2)，所述硅片电阻(2)作为所述功率半导体芯体的门极电阻，其特征在于，所述硅片电阻(2)上设有连接硅片电阻(2)上下表面的工艺通孔。