[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供基底，包括自下而上依次堆叠的底部半导体层、牺牲半导体层和顶部半导体层，基底上形成有栅极结构，栅极结构两侧基底内形成有源漏掺杂区，源漏掺杂区底部位于牺牲半导体层底部上方；刻蚀源漏掺杂区露出的基底形成沟槽，沟槽至少贯穿顶部半导体层和牺牲半导体层；对沟槽侧壁露出的牺牲半导体层进行横向刻蚀，形成由底部半导体层、牺牲半导体层和顶部半导体层围成的第一凹槽；在沟槽中形成隔离结构，且隔离结构与底部半导体层、牺牲半导体层和顶部半导体层在第一凹槽的位置处围成空气隙。通过形成空气隙，以隔离源漏掺杂区和底部半导体层，从而减小漏电流和寄生电容，进而提高半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底、位于半导体衬底上的栅电极(gate)、位于栅电极一侧的半导体衬底中的源(source)区、以及位于栅电极另一侧的半导体衬底中的漏(drain)区。其中源区和漏区是通过高掺杂形成的，根据晶体管类型不同，可分为N型掺杂和P型掺杂。

当MOS晶体管导通时，在源区和漏区之间的半导体衬底中形成导电沟道。例如，以N型MOS晶体管为例，当栅电极和源区之间的电压(即栅源电压Vgs)大于阈值电压(Vth)时，导电沟道则形成，MOS晶体管实现导通。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括自下而上依次堆叠的底部半导体层、牺牲半导体层和顶部半导体层，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂区，所述源漏掺杂区的底部位于所述牺牲半导体层的底部上方，其中，与所述栅极结构的延伸方向相垂直且平行于所述基底表面的方向为横向；刻蚀位于所述源漏掺杂区远离所述栅极结构的一侧且被所述源漏掺杂区露出的基底，在所述基底中形成沟槽，所述沟槽至少贯穿所述顶部半导体层和牺牲半导体层；对所述沟槽侧壁露出的所述牺牲半导体层进行横向刻蚀，形成由所述底部半导体层、牺牲半导体层和顶部半导体层围成的第一凹槽，所述源漏掺杂区在所述底部半导体层上的投影位于所述第一凹槽在所述底部半导体层上的投影中，或者，所述源漏掺杂区在所述底部半导体层上的投影与所述第一凹槽在所述底部半导体层上的投影部分重叠；形成所述第一凹槽后，在所述沟槽中形成隔离结构，且在所述第一凹槽的位置处，所述隔离结构与所述底部半导体层、牺牲半导体层和顶部半导体层围成空气隙。

相应的，本发明实施例提供还一种半导体结构，包括：基底，所述基底包括自下而上依次堆叠的底部半导体层、牺牲半导体层和顶部半导体层，所述底部半导体层、牺牲半导体层和顶部半导体层围成的第一凹槽；器件栅结构，位于所述基底上；源漏掺杂区，位于所述器件栅结构两侧的基底内，所述源漏掺杂区的底部位于所述牺牲半导体层的底部上方，所述源漏掺杂区在所述底部半导体层上的投影位于所述第一凹槽在所述底部半导体层上的投影中，或者，所述源漏掺杂区在所述底部半导体层上的投影与所述第一凹槽在所述底部半导体层上的投影部分重叠；隔离结构，位于所述第一凹槽远离所述器件栅结构的一侧且被所述源漏掺杂区露出的基底中，所述隔离结构的底部与所述底部半导体层相接触，且在所述第一凹槽的位置处，所述隔离结构与所述底部半导体层、牺牲半导体层和顶部半导体层围成空气隙。

与现有技术相比，本发明实施例的技术方案具有以下优点：