[发明专利]半导体装置及其形成方法

说明书

本申请实施例提供一种半导体装置及其形成方法。所述半导体装置具有：半导体基板；多个第1沟槽，其形成在半导体基板的表面，在第1沟槽内经由第1绝缘膜配置有第1导电体；多个第2沟槽，其形成在比第1沟槽靠外侧的半导体基板的表面；在第2沟槽内经由第2绝缘膜配置有第2导电体；其中，相邻两个第1沟槽之间的第一间隔小于相邻两个第2沟槽之间的第二间隔；以及肖特基电极，其与第1沟槽之间和第2沟槽之间的半导体基板的表面连接。由此，即使在产生击穿时也能够减小对半导体装置的破坏。

技术领域

本申请实施例涉及半导体技术领域。

背景技术

双扩散型金属氧化物半导体场效应晶体管(DMOSFET)、绝缘栅双极型晶体管(IGBT)和肖特基二极管等均是重要的功率器件，在开关电源等设备中被广泛地应用。

例如，在现有的肖特基二极管中设置有多个沟槽，这些沟槽形成在n型半导体基板的上表面；在每个沟槽的侧面和底面形成有绝缘膜，在沟槽内经由绝缘膜形成有导电体；并且，在相邻的沟槽之间夹持的n型半导体区域的上表面，设置有与n型半导体区域接合的肖特基电极。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

但是，发明人发现：在目前的肖特基二极管中，在被外侧相邻的沟槽所夹持的区域内或者其附近区域，容易发生击穿(breakdown)的情况。因为该区域与半导体装置整体相比是十分狭窄的区域，在该区域发生击穿的情况下，存在半导体装置容易被破坏的问题。

针对上述问题的至少之一，本申请实施例提供一种半导体装置及其形成方法。

根据本申请实施例的一个方面，提供一种半导体装置，具有：

半导体基板；

多个第1沟槽，其形成在所述半导体基板的表面，在所述第1沟槽内经由第1绝缘膜配置有第1导电体；

多个第2沟槽，其形成在比所述第1沟槽靠外侧的所述半导体基板的表面；在所述第2沟槽内经由第2绝缘膜配置有第2导电体；其中，相邻两个第1沟槽之间的第一间隔小于相邻两个第2沟槽之间的第二间隔；以及

肖特基电极，其与所述第1沟槽之间和所述第2沟槽之间的所述半导体基板的表面连接。

根据本申请实施例的另一个方面，提供一种半导体装置的形成方法，包括：

形成半导体基板；

在所述半导体基板的表面上形成多个第1沟槽，在所述第1沟槽内经由第1绝缘膜配置有第1导电体；

在比所述第1沟槽靠外侧的所述半导体基板的表面上形成多个第2沟槽，在所述第2沟槽内经由第2绝缘膜配置有第2导电体；其中，相邻两个第1沟槽之间的第一间隔小于相邻两个第2沟槽之间的第二间隔；以及

形成肖特基电极，所述肖特基电极与所述第1沟槽之间和所述第2沟槽之间的所述半导体基板的表面连接。

本申请实施例的有益效果之一在于：半导体装置具有多个第1沟槽以及比所述第1沟槽靠外侧的多个第2沟槽，相邻两个第1沟槽之间的第一间隔小于相邻两个第2沟槽之间的第二间隔。由此，能够使得击穿容易发生在半导体装置整体中比较宽广的区域，抑制在被外侧相邻的沟槽所夹持的区域内或者其附近区域发生击穿的情况，因此即使在产生击穿时也能够减小对半导体装置的破坏。

参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。