[发明专利]一种基于相位补偿的窄脉冲精密时延同步方法及装置

权利要求书

1.一种基于相位补偿的窄脉冲精密时延同步方法，其特征在于，所述方法在一片FPGA中实现，包括：

对输入的窄脉冲信号进行处理，得到同步控制信号和脉冲同步时钟；

通过将本地时钟和脉冲同步时钟输入时钟发生器，产生脉冲跟随输出时钟和本地倍频输出时钟；

采用本地倍频输出时钟输入IDELAY控制，产生脉冲跟随输出时钟输入进位链，然后输出进入内部IDELAY资源，用于对输入的窄脉冲和产生的跟随时钟进行精密时钟同步控制；

通过上面产生的同步时钟进行时钟转换，产生所需要的输出时钟；另外，通过利用FPGA内部资源实现的时钟转换产生不同频率的时钟，通过利用FPGA内部资源实现的延时链对输出时钟进行延时控制，通过利用FPGA内部资源实现的脉宽链实现对输出时钟的脉宽控制，通过FPGA的不同IO接口实现不同时钟选择输出；频率设置值、延时设置值和脉宽设置值分别通过相应的寄存器进行设置；

通过FPGA内部资源产生通信总线，实现上述寄存器的配置，从而产生所需要的各种延时同步时钟。

2.根据权利要求1所述的一种基于相位补偿的窄脉冲精密时延同步方法，其特征在于，所述时钟发生器为PLL，其内部设置为最小输出Jitter模式。

3.一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，包括:

用于对输入的窄脉冲进行同步信号上报的窄脉冲控制单元；

用于对窄脉冲时钟进行跟随输出和本地时钟倍频输出的时钟发生器；

用于对输入脉冲和产生的时钟进行精密时钟同步控制的输入同步控制单元；

用于产生不同频率、不同输出延时、不同脉宽的时钟的延时同步脉冲控制单元；

用于选择不同的脉冲输出的脉冲输出控制单元；

用于设置频率值的频率控制单元；

用于设置延时值的Td控制单元；以及，

用于设置脉宽值的Tw控制单元；

所述频率控制单元、Td控制单元和Tw控制单元分别与所述延时同步脉冲控制单元电连接；

所述输入同步控制单元由IDELAY和进位链组成；

所述延时同步脉冲控制单元，由时钟转换器、延时链和计数链组成；

所述窄脉冲控制单元、输入同步控制单元、延时同步控制单元、脉冲输出控制单元顺序电连接；所述窄脉冲控制单元、时钟发生器、输入同步控制单元依次电连接；频率控制单元、Td控制单元和Tw控制单元相应电连接到控制信息输入单元。

4.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，还包括控制信息输入单元，所述控制信息输入单元对频率控制单元、Td控制单元和Tw控制单元进行控制。

5.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述窄脉冲控制单元，其同步信号上报包括脉冲触发、多重相位触发器触发采样和ADC采样同步上报方式。

6.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述时钟发生器还包括PLL输入的本地时钟是高精度的晶振，PLL大于等于一个。

7.根据权利要求6所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述时钟发生器还包括PLL输入的本地时钟是高精度的200M LVDS差分时钟，输出的时钟为500M。

8.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述频率控制单元、Td控制单元、Tw控制单元和脉冲输出控制单元还包括但不限于单通道的延时脉冲信息控制，可以控制多通道脉冲设置信息。

9.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述脉冲输出控制单元还包括输出的脉冲用来选择激光脉冲，可以是同频的脉冲，也可以是降频的脉冲。

10.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述延时同步脉冲控制单元包括时钟转换单元、延时链和脉宽链；其中所述延时链包括IDELAY链、进位链、触发器链和计数链的方式实现的延时链。