[发明专利]半导体装置

说明书

本发明公开了一种半导体装置，其包括：外围电路区域和存储区域，该存储区域包括通过数据线和控制信号线耦接到外围电路区域的多个单位存储块。控制信号线具有路径配置，该路径配置被配置为使与将数据从外围电路区域传输到多个单位存储块所需的时间之间的差相对应的值和与将同数据输入/输出有关的控制信号从外围电路区域传输到多个单位存储块所需的时间之间的差相对应的另一个值均等化为基本相同的值。

相关申请的交叉引用

本申请要求2019年3月12日向韩国知识产权局提交的申请号为10-2019-0027990的韩国申请的优先权，其公开内容通过引用整体合并于此。

技术领域

各个实施例总体上涉及一种半导体电路，并且更具体地，涉及一种能够控制数据和与数据输入/输出有关的控制信号的定时的半导体装置。

背景技术

半导体装置(例如半导体存储装置)增加了预拾取比特位的数量以提高存储区域的操作速度，并且增加了输入/输出数据的数量以扩大带宽。

因此，半导体存储装置包括多个输入/输出布线。在所述多个输入/输出布线之中，在完成了对数据DATA的预拾取操作之后被耦接到存储区域的多个全局输入/输出线需要提高的数据传输速率和低功耗。

全局输入/输出线的数量对应于通过将数据DATA的数量乘以预拾取比特位的数量而获得的值。例如，X16数据/16比特位预拾取半导体存储装置需要至少256条全局输入/输出线。

包括在存储区域中的单位存储块(例如单位存储块)可以依据该单位存储块被布置的位置而在物理上被定位在距与数据输入/输出有关的组件(例如，焊盘)的不同距离处。

由于用于向/从单位存储块输入/输出数据DATA的全局输入/输出线的布线结构与用于控制数据输入/输出的信号(例如，命令和地址信号)的线的布线结构不同，所以在数据DATA和用于控制数据输入/输出的信号之间可能发生时间偏斜。例如，与以树形布线的命令和地址信号的线不同，需要相对大的数量的线的全局输入/输出线不能以树形来布线，并因此以菊花链(fly-by)方式来布线。因此，在数据DATA与用于控制数据输入/输出的信号之间可能发生时间偏斜。为了补偿所述时间偏斜，可以在布线中使用延迟电路等。然而，其难以精确地补偿该时间偏斜，同时因使用了延迟电路还会增加功耗。

发明内容

在一个实施例中，一种半导体装置可以包括：外围电路区域；和存储区域，其包括通过数据线和控制信号线与外围电路区域耦接的多个单位存储块。控制信号线可以具有路径配置，该路径配置被配置为使与将数据从外围电路区域传输到多个单位存储块所需的时间之间的差相对应的值和与将同数据输入/输出有关的控制信号从外围电路区域传输到多个单位存储块所需的时间之间的差相对应的另一值均等化(equalize)为基本相同的值。

在一个实施例中，一种半导体装置可以包括：外围电路区域；存储区域，其包括多个单位存储块；数据线，其被配置为将通过外围电路区域从外部输入的数据传输到多个单位存储块；第一控制信号线，其从外围电路区域延伸到距外围电路区域最远的单位存储块，并且被配置为将与数据输入/输出有关的控制信号传输到多个单位存储块；第二控制信号线，其从最远单位存储块侧的第一控制信号线分支并从最远单位存储块朝向最靠近外围电路区域的单位存储块延伸，并且被配置为传输所述控制信号；以及一个或更多个开关电路，其被配置为在半导体装置的写入操作期间将第一控制信号线耦接到多个单位存储块中的一个或更多个。