[发明专利]半导体结构制造方法

说明书

本发明涉及一种半导体结构制造方法，包括：提供基底，基底上具有多个分立的导电层；在基底上形成覆盖导电层顶部以及侧壁的前驱物层；对前驱物层进行预氧化处理，使高于导电层顶部的前驱物层转化为第一阻挡层；之后，在含氧氛围下对位于第一阻挡层下方的前驱物层进行退火处理，前驱物层内产生气体，以形成具有多个气孔的隔离层。本发明实施例中，通过形成第一阻挡层，在退火处理过程中，含氧气体经第一阻挡层渗入前驱物层，且第一阻挡层能阻碍前驱物层氧化产生的气体排出，使前驱物层转化为气孔密度更高以及气孔体积更大的多孔隔离层，减小隔离层材料的介电常数，从而降低半导体结构的互连延迟效应，提高信号传送速度。

技术领域

本发明涉及半导体技术领域，特别涉及半导体结构制造方法。

背景技术

目前，在半导体技术领域中，半导体向着超深亚微米迈进，半导体结构的尺寸也变得越来越小。随着半导体结构尺寸的减小，互连引线的横截面和线间距也相应减小，这使得互连延迟效应变得更加严重，相应的会造成半导体结构的运行速度变慢。

为了解决互连延迟效应问题，通常采用低k介电材料作为相邻导电层之间的隔离层的材料。目前，通常在相邻导电层之间设置具有多孔的隔离层，该隔离层内具有气孔，使得隔离层的相对介电常数较低，从而改善互连延迟效应。

然而，在现有的工艺流程中，形成的多孔隔离层中气孔的数量过少以及体积过小，导致多孔隔离层的介电常数仍然较高，不能适应目前半导体结构尺寸越来越小的发展趋势。

发明内容

本发明实施例提供一种半导体结构制造方法，解决互连延迟效应问题。

为了解决上述技术问题，本发明提供一种半导体结构制造方法，包括：提供基底，所述基底上具有多个分立的导电层；在所述基底上形成覆盖所述导电层顶部以及侧壁的前驱物层，且位于所述基底上的所述前驱物层顶部高于所述导电层顶部；对所述前驱物层进行预氧化处理，使高于所述导电层顶部的所述前驱物层转化为第一阻挡层，所述第一阻挡层的致密度大于所述前驱物层的致密度；在进行所述预氧化处理之后，在含氧氛围下对位于所述第一阻挡层下方的所述前驱物层进行退火处理，在所述退火处理过程中，所述前驱物层内产生气体，以形成具有多个气孔的隔离层。

在其中一个实施例中，所述预氧化处理的温度为第一处理温度，所述退火处理的温度为第二处理温度，所述第一处理温度小于所述第二处理温度。如此，预氧化处理的温度比退火处理的温度低，确保预氧化处理过程部分厚度的前驱物层转化为第一阻挡层。

在其中一个实施例中，第一处理温度为10℃～450℃，所述第二处理温度为200℃～500℃。

在其中一个实施例中，所述预氧化处理在含氧气体的氛围下进行，且所述含氧气体流量为5sccm～2000sccm。

在其中一个实施例中，所述使高于所述导电层顶部的前驱物层转化为第一阻挡层，包括：形成的所述第一阻挡层底部与所述导电层顶部齐平，或者，形成的所述第一阻挡层底部高于所述导电层顶部。

在其中一个实施例中，在进行所述退火处理之前，所述第一阻挡层的厚度与所述前驱物底部的厚度比值为0.1～0.25。如此，在退火处理的过程中，不仅可以使含氧气体经第一阻挡层渗入前驱物层，也可以阻挡退火过程产生的气体经第一阻挡层排出，从而形成气孔密度更高以及气孔体积更大的阻挡层，从而降低阻挡层的介电常数。

在其中一个实施例中，采用化学气相沉积或者旋转涂覆工艺形成所述前驱物层。

在其中一个实施例中，在预设温度下进行化学气相沉积工艺，形成所述前驱物层，且所述预设温度为25℃～70℃。

在其中一个实施例中，所述前驱物层的材料包括含有Si-N键与Si-H的聚合物；所述隔离层的材料包括氧化硅。