[发明专利]半导体装置的形成方法

说明书

一种半导体装置的形成方法包含在基底之上设置多个第一半导体层和多个第二半导体层，其中第一半导体层和第二半导体层具有不同的材料组成且交错设置，且第一半导体层和第二半导体层在基底的第一区域和第二区域之上延伸；将第一半导体层和第二半导体层图案化，以在第一区域中形成第一鳍及在第二区域中形成第二鳍；从第一鳍和第二鳍移除第一半导体层，使得图案化的第二半导体层的第一部分在第一鳍中形成多个第一悬浮纳米结构，且图案化的第二半导体层的第二部分在第二鳍中形成多个第二悬浮纳米结构；在第二鳍中的第二悬浮纳米结构上形成多个第三半导体层；以及进行退火制程，以驱使第三半导体层中含有的材料进入对应的第二鳍中的第二悬浮纳米结构中。

技术领域

本发明实施例内容涉及一种半导体结构及半导体装置的形成方法，特别涉及一种双通道环绕式栅极(dual channel gate all around)晶体管装置及其制造方法。

背景技术

半导体集成电路(integrated circuit，IC)产业已经历了快速的成长。集成电路(IC)的材料与设计的技术发展已经创造了集成电路的多个世代，而各个世代相较于前一世代具有更小且更复杂的电路。在集成电路演进的历程中，功能密度(亦即单位芯片面积的互连装置数量)普遍地增加，同时缩小几何尺寸(亦即使用生产制程可产生的最小组件(或线))。这种缩小化制程通常经由增加生产效率和降低相关成本来提供效益。这种缩小化制程也增加了集成电路的处理和制造的复杂性，而为了实现这些发展，需要在集成电路的处理和制造上进行类似的开发。

举例而言，现已导入多栅极(multi-gate)装置，通过增加栅极通道耦合的效应以增进栅极控制、减小关闭状态(off-state)电流、以及减少短通道效应(short-channeleffects，SCE)。多栅极装置的一种是环绕式栅极(gate-all-round，GAA)晶体管，其栅极结构环绕水平通道区域，以在通道区域的所有四侧上提供通路。环绕式栅极晶体管与传统互补式金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)的制程可兼容，这允许它们被大幅地缩小，同时保持栅极控制和减轻短通道效应。然而，当装置尺寸缩小，环绕式栅极晶体管的制造仍是具挑战性的。举例而言，目前的方法使用分别的外延成长以及对堆叠的半导体层进行分别的图案化，以达到实现环绕式栅极晶体管具有n型与p型的双通道，但此方法无法在所有方面都令人满意，特别是当装置节距小至例如40纳米或低于40纳米。

发明内容

本发明的一些实施例提供一种半导体装置的形成方法。此方法包含：提供基底，在基底上设置多个第一半导体层和多个第二半导体层，其中此些第一半导体层和此些第二半导体层具有不同的材料组成且在垂直方向上交错设置，其中此些第一半导体层和此些第二半导体层各自在基底的第一区域和第二区域之上延伸；将此些第一半导体层和此些第二半导体层图案化，以在第一区域中形成第一鳍及在第二区域中形成第二鳍；从第一鳍和第二鳍移除此些第一半导体层，使得图案化的此些第二半导体层的第一部分在第一鳍中形成多个第一悬浮纳米结构(suspended nanostructure)，且图案化的此些第二半导体层的第二部分在第二鳍中形成多个第二悬浮纳米结构；在第二鳍中的此些第二悬浮纳米结构上形成多个第三半导体层；以及进行退火制程，以驱使(drive)此些第三半导体层中含有的材料进入对应的第二鳍中的此些第二悬浮纳米结构中。

本发明的一些实施例提供一种方法。此方法包含：在第一鳍中形成多个第一悬浮层以及在第二鳍中形成多个第二悬浮层，其中此些第一悬浮层和此些第二悬浮层具有相同的第一半导体材料；在第二鳍中的此些第二悬浮层上外延成长多个第三层，其中此些第三层包含第二半导体材料，第二半导体材料与第一半导体材料不同；以及驱使(drive)第二半导体材料从此些第三层迁移(migrate)进入对应的第二鳍中的此些第二悬浮层中。