[发明专利]三维半导体存储器装置

说明书

提供了一种三维半导体存储器装置。该装置可以包括在包括单元阵列区和连接区的基底上的第一堆叠结构、在第一堆叠结构上的第二堆叠结构、在单元阵列区上并且穿透第一堆叠结构并使基底和第二堆叠结构的底表面暴露的第一竖直沟道孔、在单元阵列区上并且穿透第二堆叠结构并使第一竖直沟道孔暴露的第二竖直沟道孔以及放置在第一竖直沟道孔中并且与第二堆叠结构的底表面相邻的缓冲图案，第二竖直沟道孔的底部直径小于第一竖直沟道孔的顶部直径。

本专利申请要求于2018年9月19日在韩国知识产权局提交的第10-2018-0112265号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

技术领域

本公开涉及一种三维半导体存储器装置，具体地，涉及一种高度可靠的三维半导体存储器装置。

背景技术

为了满足消费者对改善的性能和/或低廉的价格的要求，需要提升半导体器件的集成度。在半导体器件的情况下，因为它们的集成度是决定产品价格的因素，所以期望增加集成度。在二维或平面半导体器件的情况下，因为它们的集成度由单位存储器单元所占面积决定，所以集成度受精细图案形成技术的水平的影响。然而，需要昂贵的工艺设备来增加图案精细集，这对增加二维或平面半导体器件的集成度提出了实际限制。为了克服这一限制，已经提出了包括三维布置的存储器单元的三维半导体存储器装置。

发明内容

发明构思的一些示例实施例提供了高度可靠的三维半导体存储器装置。

根据发明构思的一些示例实施例，三维半导体存储器装置可以包括：第一堆叠结构，位于包括单元阵列区和连接区的基底上；第二堆叠结构，位于第一堆叠结构上；第一竖直沟道孔，位于单元阵列区上，穿透第一堆叠结构并部分地暴露基底和第二堆叠结构的底表面；第二竖直沟道孔，位于单元阵列区上，穿透第二堆叠结构并暴露第一竖直沟道孔，第二竖直沟道孔的底部直径小于第一竖直沟道孔的顶部直径；以及缓冲图案，布置在第一竖直沟道孔中并且与第二堆叠结构的底表面相邻。第一竖直沟道孔的内侧表面的上部可以包括彼此分隔开且位于同一水平处的第一位置和第二位置，缓冲图案在第一位置上的宽度可以与缓冲图案在第二位置上的宽度不同。

根据发明构思的一些示例实施例，三维半导体存储器装置可以包括：第一堆叠结构，位于基底上；第二堆叠结构，位于第一堆叠结构上；第一竖直沟道孔，穿透第一堆叠结构并部分地暴露基底和第二堆叠结构的底表面；第二竖直沟道孔，穿透第二堆叠结构并暴露第一竖直沟道孔，第二竖直沟道孔的底部直径小于第一竖直沟道孔的顶部直径；以及缓冲图案，设置在第一竖直沟道孔中并且与第二堆叠结构的底表面相邻。第一竖直沟道孔的内侧表面的上部可以包括彼此分隔开且位于同一水平处的第一位置和第二位置，缓冲图案在第一位置上的宽度可以与缓冲图案在第二位置上的宽度不同。

根据发明构思的一些示例实施例，三维半导体存储器装置可以包括：块结构，位于基底上；竖直沟道孔，穿透块结构并且使基底暴露，竖直沟道孔的内侧表面被弯曲以提供转角区；以及缓冲图案，放置在转角区中。

附图说明

通过下面结合附图的简要描述，将更清楚地理解示例实施例。如在这里描述的，附图表示非限制性的示例实施例。

图1是示出根据发明构思的一些示例实施例的三维半导体存储器装置的示意图。

图2是根据发明构思的一些示例实施例的三维半导体存储器装置的电路图。

图3是示出根据发明构思的一些示例实施例的三维半导体存储器装置的平面图。

图4A是示出沿图3的线A-A'截取的竖直剖面的剖视图。

图4B是示出沿图3的线B-B'截取的竖直剖面的剖视图。

图5和图7均是示出图4A的“P1”部分的竖直剖面的放大剖视图。图6是示出沿图5的线C-C'截取的水平剖面的剖视图。