[发明专利]半导体晶粒的制造方法

说明书

提供一种半导体晶粒的制造方法。形成下钝化层于半导体基板之上的介电层上。然后，形成第一开口于下钝化层内以露出介电层的一部分。接着，形成金属垫于第一开口内。之后，形成第一氧化物系钝化层于金属垫之上。然后，形成第二氧化物系钝化层于第一氧化物系钝化层之上。第二氧化物系钝化层具有硬度小于第一氧化物系钝化层的硬度。

技术领域

本揭露实施例关于一种半导体晶粒的制造方法。

背景技术

半导体产业因在各种电子部件(例如晶体管、二极管、电阻器、电容器等等)的集成密度的持续提高已历经快速的成长。大多数情况下，此集成密度的提高来自重复缩减最小特征尺寸(例如朝次20纳米节点缩小半导体制程节点)，这可让更多的部件整合至给定面积内。随着最近微型化、更快的速度、更大的频宽、以及更低的能量消耗及延迟的需求已成长，对半导体晶粒的更小与更创新的封装技术的需要已随之增加。

利用封装技术，可将具有电子部件的半导体晶粒电性连接至外部元件，例如印刷电路板(PCB)。在形成具有半导体晶粒与外部元件的封装结构的封装制程中，可进行多个沉积、蚀刻及加热操作。在这样的封装制程中，基板翘曲是常见的问题，其通常是因为半导体晶粒内的各层具有不同的热膨胀系数。因此需要处理此问题的解决方案。

发明内容

依据本揭露的一方面，一种半导体晶粒的制造方法，其特征在于制造方法包含形成下钝化层于半导体基板之上的介电层上；形成第一开口于下钝化层内以露出介电层的一部分；形成金属垫于第一开口内；形成第一氧化物系钝化层于金属垫之上；以及形成第二氧化物系钝化层于第一氧化物系钝化层之上，第二氧化物系钝化层具有硬度小于第一氧化物系钝化层的硬度。

附图说明

本揭露的方面由以下参照所附附图所做的详细说明可得到最佳理解。需注意的是，依据业界标准实务，未按比例绘制多个特征。事实上，多个特征的尺寸可任意增加或减少以使讨论清楚。

图1A及图1B为显示依据本揭露一些实施例的一种控制封装内翘曲的方法的流程图；

图2至图16为显示一种控制封装内翘曲的方法的各阶段的剖面图；

图17为依据本揭露一些实施例的一种封装结构的剖面示意图。

【符号说明】

100：方法

102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132：操作

200：半导体晶粒

201：半导体基板

202：内层介电层

210：下金属化层

211：第一金属线

212：上金属化层

213：第二金属线

214：介电层

215：上金属连接器

220：第一钝化层

221：第一开口

230：金属层

231：间隙

232：金属垫

234：第一金属垫

236：第二金属垫

240：第二钝化层

242：第三钝化层

244：第四钝化层