[发明专利]用于堆叠集成电路的混合接合技术

说明书

本发明实施例涉及用于堆叠集成电路的混合接合技术。本发明一些实施例提供一种三维3D集成电路IC以及制造三维3D集成电路IC的方法。在一些实施例中，第二IC裸片通过第一接合结构接合到第一IC裸片。所述第一接合结构接触所述第一IC裸片的第一互连结构和所述第二IC裸片的第二互连结构，且具有混合接合在一起的第一部分和第二部分。第三IC裸片通过第三接合结构接合到所述第二IC裸片。所述第三接合结构包括贯穿所述第二IC裸片的所述第二衬底放置的第二TSV(贯穿衬底通路)且包含根据本发明的各种实施例的各种接合结构。

技术领域

本发明实施例是有关用于堆叠集成电路的混合接合技术。

背景技术

半导体行业已通过缩减最小构件尺寸而不断改进集成电路(IC)的处理能力和功率消耗。然而，近年来，工艺限制已使得难以继续缩减最小构件尺寸。将二维(2D)IC堆叠成三维(3D)IC已成为继续改进IC的处理能力和功率消耗的潜在方法。

发明内容

本发明的一实施例涉及一种三维(3D)集成电路(IC)，其包括：第一IC裸片，其包括第一衬底和所述第一衬底上方的第一互连结构；第二IC裸片，其包括第二衬底和所述第二衬底上方的第二互连结构，其中所述第二IC裸片通过第一接合结构接合到所述第一IC裸片，所述第一接合结构包括接触所述第一互连结构的第一部分和接触所述第二互连结构的第二部分，其中所述第一部分和所述第二部分混合接合在一起；和第三IC裸片，其包括第三衬底和所述第三衬底上方的第三互连结构，其中所述第三IC裸片通过第三接合结构接合到所述第二IC裸片，其中所述第三接合结构布置于相对于对应互连结构的所述第二IC裸片的背侧与所述第三IC裸片的背侧之间，且包括贯穿所述第二衬底放置的第二TSV(贯穿衬底通路)和贯穿所述第三衬底放置的第三TSV。

本发明的一实施例涉及一种三维(3D)集成电路(IC)，其包括：第一IC裸片；第二IC裸片，其包括第二衬底和所述第二衬底上方的第二互连结构，所述第二IC裸片具有前侧和与所述前侧相对的背侧，其中所述第一IC裸片通过第一接合结构接合到所述第二IC裸片的所述前侧；和第三IC裸片，其包括第三衬底和所述第三衬底上方的第三互连结构，其中所述第三IC裸片通过第三接合结构接合到所述第二IC裸片的所述背侧，其中所述第三接合结构包括贯穿所述第二衬底放置且直接接合到所述第三IC裸片的导电构件的第二TSV(贯穿衬底通路)，所述导电构件具有沿与所述第二TSV的侧壁相反的方向倾斜的侧壁。

本发明的一实施例涉及一种用于制造一个三维(3D)集成电路(IC)的方法，所述方法包括：提供且接合第一IC裸片和第二IC裸片，所述第一IC裸片包括第一衬底和所述第一衬底上方的第一互连结构且所述第二IC裸片包括第二衬底和所述第二衬底上方的第二互连结构，其中所述第二IC裸片通过第一接合结构接合到所述第一IC裸片，所述第一接合结构包括接触所述第一互连结构的第一部分和接触所述第二互连结构的第二部分；薄化所述第二衬底且贯穿所述第二衬底形成第二TSV；提供且接合第三IC裸片和第四IC裸片，所述第三IC裸片包括第三衬底和所述第三衬底上方的第三互连结构且所述第四IC裸片包括第四衬底和所述第四衬底上方的第四互连结构，其中所述第四IC裸片通过第二接合结构接合到所述第三IC裸片，所述第二接合结构包括接触所述第三互连结构的第一部分和接触所述第四互连结构的第二部分；薄化所述第三衬底且贯穿所述第三衬底形成第三TSV；和透过所述第二TSV和所述第三TSV接合所述第二衬底和所述第三衬底。

附图说明

当结合附图阅读时，从下文详细描述最好地理解本揭露的方面。应注意，根据标准行业实践，各种构件不一定按比例绘制。事实上，为清楚论述起见，可任意增大或减小各种构件的尺寸。

图1到3绘示根据一些实施例的用于制造包含背对背接合结构的三维(3D)集成电路(IC)的方法的一系列截面图。

图4和5绘示根据一些替代实施例的包含背对背接合结构的3D IC的截面图。