[发明专利]利用存算一体芯片实现递进式CNN运算的方法

说明书

本发明实施例提供一种利用存算一体芯片实现递进式CNN运算的方法，根据当前卷积层的卷积核判断该片上存储器中缓存的特征单元是否包含当前待运算的特征单元；若是，根据该当前待运算的特征单元获得一输入特征数列；将该输入特征数列输入预存有权重数列的闪存单元列，以在该闪存单元列的输出端得到该权重数列和该输入特征数列的矩阵乘加运算结果；其中，该输入特征数列的元素数量等于该权重数列的元素数量。即：在进行当前运算时，只需要片上存储器缓存当前待运算的特征单元即可进行矩阵乘加运行，需要的片上存储器容量小，能够利用现有存算一体芯片实现卷积神经网络运算。

技术领域

本发明涉及半导体集成电路应用技术领域，尤其涉及一种利用存算一体芯片实现递进式CNN运算的方法。

背景技术

随着深度学习理论的提出和数值计算设备的改进，卷积神经网络(Convolutional Neural Networks,CNN)得到了快速发展，并被大量应用于计算机视觉、自然语言处理等领域。卷积神经网络是一类包含卷积计算且具有深度结构的前馈神经网络(FeedforwardNeural Networks)，是深度学习(deep learning)的代表算法之一。

卷积神经网络中的主要运算集中在卷积层中，卷积层的功能是对输入数据进行特征提取，其内部可包含一个或多个卷积核，组成卷积核的每个元素都对应一个权重系数和一个偏差量(bias vector)。卷积核在工作时，会有规律地扫过输入特征，在感受野内对输入特征做矩阵元素乘法求和并叠加偏差量，参见图1，在该卷积神经网络运算过程中,假设输入特征图尺寸为(W,H,K)，卷积层的卷积核尺寸为(w,h,k)，卷积核个数为C,X,Y方向的移动步长分别为(x,y),则该卷积层的输出特征图尺寸为[1+(W-w)/x,1+(H-h)/y,k]，其中，X表示水平方向，Y表示竖直方向，W表示输入特征图的宽度(或称X方向的特征单元数)，H表示输入特征图的高度(或者Y方向的特征单元数)，K表示通道个数。另外，该输入特征图在X,Y方向包含(W×H)个特征单元，每个小方格代表一个特征单元。在卷积过程中，卷积核按照X,Y方向的步长依次在输入特征图上进行移动，同时把相应位置的值相乘并相加，作为输出特征图当前位置的值，即矩阵乘加运算。图2为输入特征图尺寸为(W＝5,H＝5,K＝3),C＝2个卷积核的尺寸均为(w＝3，h＝3，k＝3)，移动步长为(x＝1，y＝1)对应的卷积过程，分别根据卷积核1和卷积核2对输入特征图执行移动步长为(x＝1，y＝1)卷积运算，得到对应的两个输出特征图。

近年来，存算一体芯片架构得到人们的广泛关注与研究。存算一体芯片可实现模拟向量-矩阵乘法运算，适于人工智能(AI)领域。但是，由于卷积神经网络运算中需要将所有输入特征图都读到片上存储器，再进行运算，需要的片上存储器容量大，运算复杂度高，导致现有存算一体芯片不能实现卷积神经网络运算。

发明内容

有鉴于此，本发明提供一种利用存算一体芯片实现递进式CNN运算的方法和存算一体芯片，能够利用现有存算一体芯片实现卷积神经网络运算，减小片上存储器容量。

为了实现上述目的，本发明采用如下技术方案：

第一方面，提供一种利用存算一体芯片实现递进式CNN运算的方法，用于对一输入特征图进行CNN运算，该CNN包括多个卷积层，该输入特征图包括阵列排布的多个特征单元，该存算一体芯片包括：用于进行矩阵乘加运算的闪存单元阵列以及用于缓存该输入特征图的部分特征单元的片上存储器；

该利用存算一体芯片实现递进式CNN的方法包括：

根据当前卷积层的卷积核判断该片上存储器中缓存的特征单元是否包含当前待运算的特征单元；

若是，根据该当前待运算的特征单元获得一输入特征数列；

将该输入特征数列输入预存有权重数列的闪存单元列，以在该闪存单元列的输出端得到该权重数列和该输入特征数列的矩阵乘加运算结果；