[发明专利]包括电容元件的集成电路和制造方法

权利要求书

1.一种集成电路，包括：

掺杂有第一导电类型的半导体阱；和

至少一个电容元件，包括：

位于所述半导体阱上方的第一导电层，所述第一导电层形成第一电容器电极；

所述第一导电层上方的第二导电层；和

高度掺杂有与所述第一导电类型相反的第二导电类型的表面区域，所述表面区域位于所述半导体阱中并且位于所述半导体阱的表面处并且位于所述第一导电层下方；和

电极间电介质区域，将所述第一导电层从所述第二导电层和所述表面区域中的每个分离；

其中所述第二导电层和所述表面区域形成第二电容器电极。

2.根据权利要求1所述的集成电路，其中所述表面区域在所述阱的面对所述第一导电层的整个表面之上延伸。

3.根据权利要求1所述的集成电路，其中所述表面区域的厚度小于10nm，优选地小于5nm。

4.根据权利要求1所述的集成电路，其中所述表面区域的厚度小于5nm。

5.根据权利要求1所述的集成电路，其中所述电极间电介质区域包括在所述第一导电层和所述表面区域之间的第一电介质层，以及在所述第一导电层和所述第二导电层之间的第二电介质层。

6.根据权利要求1所述的集成电路，其中所述电容元件还包括：高度掺杂有所述第一导电类型的第一触点，将所述半导体阱电连接到所述第二电极；以及高度掺杂有所述第二导电类型的第二触点，将所述表面区域电连接到所述第二电极。

7.根据权利要求1所述的集成电路，其中所述至少一个电容元件形成以下项中的一项：去耦电容器、补偿电路或射频信号滤波器电容器。

8.一种制造电容元件的方法，包括：

在掺杂有第一导电类型的半导体阱的上方形成第一导电层；

在所述第一导电层的上方形成第二导电层；

在所述半导体阱中和所述半导体阱的表面处设置高度掺杂有与所述第一导电类型相反的第二导电类型的表面区域；和

形成电极间电介质区域，所述电介质区域将所述第一导电层从所述第二导电层和表面区域中的每个电分离；

其中所述第一导电层形成第一电容器电极，所述第二导电层和所述表面区域形成第二电容器电极。

9.根据权利要求8所述的方法，其中在所述半导体阱的面对所述第一导电层的整个表面上进行所述表面区域的设置。

10.根据权利要求8所述的方法，其中所述表面区域的厚度小于10nm，优选地小于5nm。

11.根据权利要求8所述的方法，其中所述表面区域的厚度小于5nm。

12.根据权利要求8所述的方法，其中设置表面区域包括利用20keV的能量和3.0×10¹³cm^-2的表面浓度来注入掺杂剂。

13.根据权利要求8所述的方法，其中形成所述电极间电介质区域包括在所述第一导电层和所述表面区域之间形成第一电介质层，以及在所述第一导电层和所述第二导电层之间形成第二电介质层。

14.根据权利要求8所述的方法，还包括在所述半导体阱中形成第一触点，所述第一触点高度掺杂有所述第一导电类型以使所述阱与所述第二电极电连接，以及在所述半导体阱中形成第二触点，所述第二触点高度掺杂有所述第二导电类型以使所述表面区域与所述第二电极电连接。

15.根据权利要求8所述的方法，其中形成所述第一导电层是还用于共同形成浮栅晶体管的浮栅的步骤的一部分，其中形成所述第二导电层是还用于共同形成所述浮栅晶体管的控制栅极的步骤的一部分，其中设置所述表面区域是还用于共同在所述浮栅晶体管的沟道区域中形成反作用设置的步骤的一部分，并且其中形成所述电极间电介质区域是还用于共同在所述浮栅和所述沟道区域之间形成电介质层以及在所述浮栅和所述控制栅极之间形成电介质层的步骤的一部分。