[发明专利]一种存储器及其制备方法

说明书

本发明公开了一种存储器及其制备方法。其中，存储器包括：衬底基板，衬底基板包括多个有源区和多个浅槽隔离区，有源区和浅槽隔离区间隔设置；填充浅槽隔离区的隔离层，隔离层延伸至有源区中靠近浅槽隔离区一侧的部分上表面；位于有源区内的凹槽结构，凹槽结构部分贯穿有源区对应的衬底基板；位于凹槽结构内壁表面并沿凹槽结构内壁延伸至隔离层部分上表面的浮栅，相邻的有源区对应的浮栅之间断开连接；位于浮栅上表面和隔离层上表面的介质层；位于介质层上的控制栅。本发明实施例提供的存储器具有较低的功耗和较高的良品率以及可靠性。

技术领域

本发明实施例涉及半导体制造技术领域，尤其涉及一种存储器及其制备方法。

背景技术

传统的Flash存储器利用自对准技术制作浮栅(Floating Gate，FG)，虽然工艺简单成本较低，但浮栅与控制栅(Control Grid，CG)的有效接触面积偏低，导致CG-FG耦合电容偏低，进而导致控制栅需要更高的操作电压来对浮栅进行擦写操作，从而造成存储器件的功耗偏高，另外传统浮栅和控制栅在垂直方向上叠层厚度较厚，导致后续中间绝缘介质层填充困难，造成良品率较低和可靠性较差的问题。

发明内容

本发明提供一种存储器及其制备方法，以降低存储器的功耗以及提高存储器的良品率和可靠性。

第一方面，本发明实施例提供了一种存储器，包括：

衬底基板，所述衬底基板包括多个有源区和多个浅槽隔离区，所述有源区和所述浅槽隔离区间隔设置；

填充所述浅槽隔离区的隔离层，所述隔离层延伸至所述有源区中靠近所述浅槽隔离区一侧的部分上表面；

位于所述有源区内的凹槽结构，所述凹槽结构部分贯穿所述有源区对应的所述衬底基板；

位于所述凹槽结构内壁表面并沿所述凹槽结构内壁延伸至所述隔离层部分上表面的浮栅，相邻的所述有源区对应的所述浮栅之间断开连接；

位于所述浮栅上表面和所述隔离层上表面的介质层；

位于所述介质层上的控制栅。

可选的，沿垂直所述衬底基板的方向，所述凹槽结构的开口深度为D1，其中，50nm≤D1≤100nm。

可选的，沿所述有源区指向所述浅槽隔离区的方向，所述凹槽结构的开口宽度为D2，其中，30nm≤D2≤80nm。

可选的，沿垂直所述衬底基板的方向，所述浮栅的厚度为D3，其中，5nm≤D3≤20nm。

可选的，沿所述有源区指向所述浅槽隔离区的方向，相邻两个所述有源区所对应的浮栅之间的距离为L1，其中，L1≥10nm。

可选的，所述凹槽结构与所述浮栅之间设置有掺杂层和遂穿氧化层。

可选的，所述隔离层的材料包括氧化硅材料；

所述介质层包括氧化硅、氮化硅和氧化硅层的层叠结构。

第二方面，本发明实施例还提供了一种存储器的制备方法，用于制备第一方面所述的任一存储器，该方法包括：

提供衬底基板并在所述衬底基板上形成多个有源区和多个浅槽隔离区，所述有源区和所述浅槽隔离区间隔设置；

在所述浅槽隔离区填充隔离层，所述隔离层延伸至所述有源区中靠近所述浅槽隔离区一侧的部分上表面；

在所述有源区内制备凹槽结构，所述凹槽结构部分贯穿所述有源区对应的所述衬底基板；

在所述凹槽结构内壁表面以及与所述凹槽结构内壁相邻的所述隔离层部分上表面上制备浮栅，相邻的所述有源区对应的所述浮栅之间断开连接；

在所述浮栅上表面和所述隔离层上表面制备介质层；