[发明专利]阵列基板和阵列基板的制造方法

说明书

本申请实施例公开了一种阵列基板和阵列基板的制造方法，其中，该阵列基板包括：基板；半导体层，所述半导体层设置于所述基板之上，所述半导体层包括沟道区、设置于所述沟道区一侧的第一掺杂区以及设置于所述沟道区另一侧的第二掺杂区，所述沟道区包括第三掺杂区、第四掺杂区和第五掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第五掺杂区之间，所述第四掺杂区位于所述第二掺杂区和所述第五掺杂区之间；绝缘层，所述绝缘层设置于所述半导体层之上，覆盖所述沟道区；栅极层，所述栅极层设置于所述绝缘层之上，位于所述第五掺杂区的正上方，所述栅极层的宽度与所述第五掺杂区的宽度相同。本方案可以降低光阻残留和污染离子注入机台的风险。

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板和阵列基板的制造方法。

背景技术

在低温多晶硅技术(LTPS，Low Temperature Poly-silicon)背板工艺中，薄膜晶体管(TFT，Thin Film Transistor)源极和漏极由重掺杂的P-Si形成，而TFT的沟道区由轻掺杂的P-Si或者不掺杂的P-Si形成。为了减小源漏区电场强度，改善热载流子注入效应(HCI，hot carrier injection)，降低沟道漏电流I_off，同时提高横向击穿电压，往往在源区和沟道之间以及漏区和沟道之间通过离子注入的方式形成一个LDD(Lightly DopedDrain，轻掺杂漏)区。LDD区离子注入剂量介于沟道区和源漏区离子注入之间。

目前实现LDD结构主要方法均需要带有光阻的TFT基板进入离子注入机台内，从而存在光阻残留的风险和污染离子注入机台的风险，因此，如何提供一种阵列基板和阵列基板的制造方法以解决光阻残留的风险和污染离子注入机台的风险是目前亟待解决的问题。

发明内容

本申请实施例提供了一种阵列基板和阵列基板的制造方法，以解决光阻残留的风险和污染离子注入机台的风险是目前亟待解决的问题。

本申请实施例提供了一种阵列基板，包括：

基板；

半导体层，所述半导体层设置于所述基板之上，所述半导体层包括沟道区、设置于所述沟道区一侧的第一掺杂区以及设置于所述沟道区另一侧的第二掺杂区，所述沟道区包括第三掺杂区、第四掺杂区和第五掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第五掺杂区之间，所述第四掺杂区位于所述第二掺杂区和所述第五掺杂区之间；

绝缘层，所述绝缘层设置于所述半导体层之上，覆盖所述沟道区；

栅极层，所述栅极层设置于所述绝缘层之上，位于所述第五掺杂区的正上方，所述栅极层的宽度与所述第五掺杂区的宽度相同。

在本申请实施例提供的阵列基板中，所述阵列基板还包括缓冲层；

所述缓冲层位于所述基板和所述半导体层之间。

在本申请实施例提供的阵列基板中，所述第一掺杂区和所述第二掺杂区的离子掺杂浓度相同。

在本申请实施例提供的阵列基板中，所述第三掺杂区和所述第四掺杂区的离子掺杂浓度相同。

在本申请实施例提供的阵列基板中，所述第一掺杂区和所述第二掺杂区的离子掺杂浓度大于所述第三掺杂区和所述第四掺杂区的离子掺杂浓度。

本申请实施例还提供了一种阵列基板的制造方法，包括：

提供一基板，并在所述基板上依次沉积缓冲层、半导体层、绝缘层和栅极层；

对所述绝缘层和所述栅极层进行第一次刻蚀，以暴露部分半导体层；

对所述栅极层进行第二次刻蚀，以暴露部分绝缘层；

将第一预设离子注入所述半导体层。