[发明专利]半导体结构的形成方法

说明书

一种方法包含形成金属栅极结构，金属栅极结构包含栅极介电层及栅极电极。对金属栅极结构的顶表面进行表面处理，表面处理将栅极电极的顶部转变为氧化层。在栅极电极上方形成导电层，导电层的形成包含以金属元素取代氧化层中的氧。在金属栅极结构上方形成插塞部件，插塞部件与导电层直接接触。

技术领域

本发明实施例涉及一种半导体结构的形成方法，特别涉及金属栅极上的金属插塞的形成方法。

背景技术

集成电路(integrated circuit，IC)产业已历经了指数式成长。集成电路材料及设计的技术的进步造成集成电路世代的产生，每一世代的电路比前一世代更小且更复杂。在集成电路的发展过程中，通常增加了功能密度(亦即，每芯片面积所内连接的装置的数量)，而降低了几何尺寸(亦即，工艺中所能制造出的最小元件或线路)。尺寸缩小所带来的好处通常包括提高生产效率及降低相关成本。

这样的尺寸缩小也增加了加工及制造集成电路的复杂性，且为了这些进步得以实现，集成电路加工及制造需要类似的发展。例如，多晶硅栅极已被金属栅极取代，以利于通过缩小特征尺寸来改善装置性能。然而，在装置的制造期间，在金属栅极上形成插塞部件(contact feature)的过程中存在挑战。在一范例中，插塞部件及金属栅极之间的界面可能会遭遇由于特征尺寸减小而难以控制的高电阻。一种可能的改善方式是通过在插塞部件与金属栅极之间形成低电阻导电层，以降低插塞部件与金属栅极之间的电阻。同时，需要维持金属栅极的电性稳定性不受到覆盖的低电阻导电层的干扰。因此，有需要进一步对此领域进行改善。

发明内容

本发明一实施例提供一种方法。此方法包含形成金属栅极结构，金属栅极结构包含栅极介电层及栅极电极。对金属栅极结构的顶表面进行表面处理，表面处理将栅极电极的顶部转变为氧化层。在栅极电极上方形成导电层，导电层的形成包含以金属元素取代氧化层中的氧。在金属栅极结构上方形成插塞部件，插塞部件与导电层直接接触。

本发明另一实施例提供一种形成半导体结构的方法。此方法包含形成金属栅极结构，金属栅极结构包含栅极介电层及栅极电极，栅极电极包含第一金属层及第二金属层，第一金属层包括第一金属元素，且第二金属层包括第二金属元素，第一金属层的顶表面与第二金属层的顶表面共平面。对第一金属层的顶表面与第二金属层的顶表面进行钝化处理，钝化处理在栅极电极上形成化合物，上述化合物包括第一金属元素及第二金属元素。通过在金属栅极结构上方沉积第三金属元素以形成导电层，第三金属元素的沉积将化合物转变为包括第一金属元素、第二金属元素及第三金属元素的合金。在金属栅极结构上方形成插塞部件，插塞部件与导电层直接接触。

本发明另一实施例提供一种半导体结构。此半导体结构包含金属栅极结构，金属栅极结构包含栅极介电层及栅极电极，栅极电极包括至少一种金属。导电层形成于栅极电极上方，导电层包含合金层，合金层包括上述至少一种金属及第二金属，合金层延伸于金属栅极结构的顶表面上方。插塞部件设置于金属栅极结构上方，插塞部件与导电层的顶表面直接接触。

附图说明

图1A、图4A、图5A、图5B、图6A、图7A、图7B、图7C、图7D、图7E、图7F、图7G、图7H、图8A、图9A及图10A示出根据本发明的各种样态中一实施例的装置的局部剖面示意图。

图1B、图4B、图6B、图8B、图9B及图10B分别示出如图1A、图4A、图6A、图8A、图9A及图10A所示的根据本发明的各种样态中一实施例的装置的平面上视图。

图2是示出根据本发明的各种样态中一实施例的装置的三维透视图。

图3A及图3B是示出根据本发明的各种样态中一实施例的半导体装置的制造方法的流程图。

图11是示出在相同的氧化表面处理下不同材料的氧化速率比较。

附图标记列表

100、200 半导体结构