[发明专利]半导体存储装置及其数据读出方法

说明书

实施方式提供一种使存储容量增加的半导体存储装置及其数据读出方法。实施方式的半导体存储装置具备存储单元，该存储单元具有：第1电阻变化元件，能够在第1状态与电阻值比所述第1状态高的第2状态之间变化；及第2电阻变化元件，与所述第1电阻变化元件串联连接，能够在第3状态与电阻值比所述第3状态高的第4状态之间变化。所述存储单元在第1阈值电流及第1阈值电压下，发生第1急速折回，在大于所述第1阈值电流的第2阈值电流、及大于所述第1阈值电压的第2阈值电压下，发生第2急速折回。

[相关申请]

本申请享有以日本专利申请2018-166584号(申请日：2018年9月6日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。

技术领域

实施方式涉及一种半导体存储装置及其数据读出方法。

背景技术

作为存储大容量数据的半导体存储装置，已知有例如相变存储器(PCM：PhaseChange Memory)等使存储单元的电阻值变化来存储信息的电阻变化型半导体存储装置。其中，已知有为了进一步提高存储容量，而在1个存储单元中使用多个电阻变化膜来存储多比特数据的半导体存储装置。

发明内容

实施方式提供一种使存储容量增加的半导体存储装置及其数据读出方法。

实施方式的半导体存储装置具备存储单元，该存储单元具有：第1电阻变化元件，能够在第1状态与电阻值比所述第1状态高的第2状态之间变化；及第2电阻变化元件，与所述第1电阻变化元件串联连接，能够在第3状态与电阻值比所述第3状态高的第4状态之间变化。所述存储单元在第1阈值电流及第1阈值电压下，发生第1急速折回(snap back)，在大于所述第1阈值电流的第2阈值电流、及大于所述第1阈值电压的第2阈值电压下，发生第2急速折回。

实施方式的半导体存储装置的数据读出方法在对所述存储单元施加第1读出电压时，检测流向所述存储单元的第1读出电流，该第1读出电压大于在所述第1电阻变化元件为所述第1状态之下流通所述第1阈值电流时的所述存储单元的两端的电压，且小于所述第1阈值电压。在所述第1读出电流大于与所述第1阈值电流大致相等的第1参考电流的情况下，断定所述第1电阻变化元件为所述第1状态。在该情况下，依然对所述存储单元施加所述第1读出电压，并将所述第1读出电流与大致等于所述第2阈值电流的第2参考电流加以比较，在所述第1读出电流大于所述第2参考电流的情况下，断定所述第2电阻变化元件为所述第3状态，在所述第1读出电流为所述第2参考电流以下的情况下，断定所述第2电阻变化元件为所述第4状态。

在所述第1读出电流为所述第1参考电流以下的情况下，断定所述第1电阻变化元件为所述第2状态。在该情况下，对所述存储单元施加大于所述第1阈值电压且小于所述第2阈值电压的第2读出电压，并检测流向所述存储单元的第2读出电流，在所述第2读出电流大于所述第2参考电流的情况下，断定所述第2电阻变化元件为所述第3状态，在所述第2读出电流为所述第2参考电流以下的情况下，断定所述第2电阻变化元件为所述第4状态。

附图说明

图1是第1实施方式的半导体存储装置的框图。

图2是表示该半导体存储装置的存储单元阵列的构成的电路图。

图3是表示该存储单元阵列的构成的立体图。

图4(a)及(b)是表示该半导体存储装置的存储单元的构成的剖视图。

图5是表示该存储单元的电流电压特性的曲线图。

图6是表示该存储单元中存储的数据与电流电压特性的关系的图。

图7是表示该数据的读出动作的流程图。

图8(a)及(b)是表示在该读出动作时对存储单元施加的电压与参考电流的波形图。