[发明专利]半导体装置及其制造方法

说明书

一种沟槽栅型IGBT，具备：第1导电型的第1半导体区(10)；第1导电型的第2半导体区(20)，其配置在第1半导体区(10)的主面，并且杂质浓度比第1半导体区(10)高；第2导电型的第3半导体区(30)，其配置在第2半导体区(20)的上表面，并且以沿着膜厚方向具有多个峰值的杂质浓度分布添加有杂质；以及第1导电型的第4半导体区(40)，其配置在第3半导体区(30)的上表面。

技术领域

本发明涉及具有与基区邻接的载流子蓄积层的半导体装置。

背景技术

作为进行大电流的开关动作的开关元件(功率半导体元件)，使用具有高输入阻抗和低导通电阻的绝缘栅型双极晶体管(IGBT)。IGBT使用于例如电动机驱动电路等中。

在IGBT中，可以采用在基区与漂移区之间配置有杂质浓度比漂移区高的载流子蓄积层的结构(参照专利文献1。)。根据该结构，在漂移区蓄积空穴，防止空穴从集电区到达发射区。因此，能够降低半导体装置的导通电阻。

现有技术文献

专利文献

专利文献1：日本特开平8-316479号公报

发明内容

发明要解决的课题

但是，在形成载流子蓄积层之后形成基区时，存在载流子蓄积层的杂质也扩散的问题。由此，载流子蓄积层的杂质浓度降低。其结果，无法充分提高漂移区中的空穴的蓄积量，抑制导通电阻的降低。

鉴于上述问题，本发明的目的在于提供一种能够抑制制造过程中载流子蓄积层的杂质浓度降低的半导体装置以及半导体装置的制造方法。

用于解决课题的手段

根据本发明的一个方式，提供一种半导体装置的制造方法，包括：从第1导电型的第1半导体区的一方的主面注入杂质，形成杂质浓度比第1半导体区高的第1导电型的第2半导体区的工序；通过向第1半导体区的不同深度多次注入杂质，在第2半导体区上形成沿着膜厚方向的杂质浓度分布具有多个峰值的第2导电型的第3半导体区的工序；以及在第3半导体区的上表面形成第1导电型的第4半导体区的工序。

根据本发明的另一方式，提供一种半导体装置，该半导体装置具备：第1导电型的第1半导体区；第1导电型的第2半导体区，其配置于第1半导体区的第1主面，并且杂质浓度比第1半导体区高；第2导电型的第3半导体区，其配置于第2半导体区的上表面，并且以沿着膜厚方向具有多个峰值的杂质浓度分布来添加有杂质；以及第1导电型的第4半导体区，其配置于第3半导体区的上表面。

发明效果

根据本发明，可提供一种能够抑制制造过程中载流子蓄积层的杂质浓度降低的半导体装置以及半导体装置的制造方法。

附图说明

图1是表示本发明的实施方式的半导体装置的结构的示意性剖面图。

图2是表示本发明的实施方式的半导体装置的杂质浓度分布的例子的曲线图。

图3是用于说明本发明的实施方式的半导体装置的制造方法的示意性工序剖面图(其一)。

图4是用于说明本发明的实施方式的半导体装置的制造方法的示意性工序剖面图(其二)。

图5是用于说明本发明的实施方式的半导体装置的制造方法的示意性工序剖面图(其三)。

图6是用于说明本发明的实施方式的半导体装置的制造方法的示意性工序剖面图(其四)。

图7是用于说明本发明的实施方式的半导体装置的制造方法的示意性工序剖面图(其五)。

图8是用于说明本发明的实施方式的半导体装置的制造方法的示意性工序剖面图(其六)。