[发明专利]存储器元件、制作半导体元件的方法及元件结构

说明书

一种存储器元件可包括至少部分地设置在第一水平中的有源元件区。存储器元件可包括至少部分地设置在高于第一水平的第二水平中的存储电容器，其中第一水平及第二水平平行于衬底平面。存储器元件还可包括接触通孔，接触通孔在存储电容器与有源元件区之间延伸，且相对于衬底平面的垂线界定非零度的倾斜角。

技术领域

本发明实施例涉及半导体元件结构，尤其涉及包括动态随机存取元件的存储器元件的结构及处理。

背景技术

随着包括逻辑元件及存储器元件(例如动态随机存取存储器(dynamic random-access memory，DRAM)元件)的半导体元件被缩到更小的尺寸，元件图案化由更小尺寸所带来的改进的能力越来越被限制。举例来说，在当今动态随机存取存储器元件中，已知架构包括所谓的8F²结构及6F²结构(架构)等。尽管6F²架构提供比8F²架构更高的元件密度及更大的速度，然而至少部分地由于图案化问题(例如重叠(overlay))，使形成具有适当性质的存储器元件的能力被折衷。作为实例，由于动态随机存取存储器单元的尺寸缩小，因此6F²架构造成难以在存取晶体管与存取晶体管上方的结构(例如位线或存储节点电容器)之间形成电性接触。举例来说，存储节点电容器可形成在比包含存取晶体管的水平高得多的水平中。为了形成存储电容器与存取晶体管之间的电连接，可能需要形成例如通孔等结构，其中所述通孔穿过包括位线水平(bit line level)及位线接触件水平(bit line contactlevel)的多个水平。由于位线、字线及形成存取晶体管的有源区域之间的拥挤，接触通孔可能无法适当地接触晶体管的有源区域。举例来说，为了避免与位线交叠，接触通孔可被放置在接触通孔与存储电容器之间的重叠以及接触通孔与存取晶体管的有源区域之间的重叠的位置的情况可能比理想情况少。

有鉴于这些及其他考虑，提供了本公开。

发明内容

在一个实施例中，一种存储器元件可包括至少部分地设置在第一水平中的有源元件区。存储器元件可包括至少部分地设置在高于第一水平的第二水平中的存储电容器，其中第一水平及第二水平平行于衬底平面。存储器元件还可包括接触通孔，接触通孔在存储电容器与有源元件区之间延伸，且相对于衬底平面的垂线界定非零度的倾斜角。

在另一实施例中，一种制作半导体元件的方法可包括在半导体元件的第一水平中形成有源元件区。方法还可包括形成接触通孔。接触通孔接触有源元件区。接触通孔相对于衬底平面的垂线形成非零度的倾斜角。方法还可包括至少部分地在高于第一水平的半导体元件的第二水平中形成存储电容器，其中存储电容器接触接触通孔。

在另一实施例中，一种元件结构可包括设置在第一元件水平中的第一元件以及设置在高于第一元件水平的第二元件水平中的第二元件。元件结构还可包括接触通孔，接触通孔在第一元件与第二元件之间延伸，且相对于衬底平面的垂线界定非零度的倾斜角。

附图说明

图1A示出根据本公开实施例的元件结构的俯视透视图。

图1B示出从图1B的角度稍微旋转得到的图1B所示元件结构的俯视透视图。

图1C示出图1A所示元件结构的一部分的侧视图。

图1D示出图1A所示元件结构的一部分的俯视平面图。

图1E示出根据本公开另一些实施例的元件结构的俯视平面图。

图2A到图2D示出根据本公开一些实施例的处于各种制作阶段的元件结构。

图3A示出根据本公开实施例的设备的侧视图。

图3B示出图3A所示设备的一部分的俯视平面图。

图3C示出图3B所示掩模几何结构的细节的放大俯视平面图。