[发明专利]存储器阵列和形成存储器阵列的方法在审
| 申请号： | 201880074677.6 | 申请日： | 2018-12-05 |
| 公开（公告）号： | CN111373539A | 公开（公告）日： | 2020-07-03 |
| 发明（设计）人： | 金昌汉 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | H01L27/11578 | 分类号： | H01L27/11578;H01L27/1157 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储器 阵列 形成 方法 | ||
一些实施例包括一种具有用于传导电流的沟道的组件。沟道包括第一沟道部分和第二沟道部分。第一存储器单元结构在第一栅极和第一沟道部分之间。第一存储器单元结构包括第一电荷存储区域和第一电荷阻挡区域。第二存储器单元结构在第二栅极和第二沟道部分之间。第二存储器单元结构包括第二电荷存储区域和第二电荷阻挡区域。第一和第二电荷阻挡区域包括氮氧化硅。空隙位于第一和第二栅极之间以及第一和第二存储器单元结构之间。一些实施例包括存储器阵列(例如，NAND存储器阵列)，并且一些实施例包括形成存储器阵列的方法。
技术领域
存储器阵列(例如，NAND存储器阵列)和形成存储器阵列的方法。
背景技术
存储器为电子系统提供数据存储。闪存存储器是存储器的一种类型，并且在现代计算机和设备中具有多种用途。例如，现代个人计算机可以将BIOS存储在闪存存储器芯片上。作为另一示例，对于计算机和其他设备而言，在固态驱动器中利用闪存存储器来代替传统的硬盘驱动器变得越来越普遍。作为又一示例，闪存存储器在无线电子设备中很普及，因为其使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，并提供针对增强特征远程升级设备的能力。
NAND可以是闪存存储器的基本架构，并且可以被配置为包含垂直堆叠的存储器单元。
在具体描述NAND之前，更一般地描述存储器阵列在集成布置内的关系可能会有所帮助。图1示出了一种现有技术的器件1000的框图，所述器件包括存储器阵列1002，所述存储器阵列具有以行和列布置的多个存储器单元1003以及存取线1004(例如，用于传导信号WL0至WLm的字线)和第一数据线1006(例如，用于传导信号BL0至BLn的位线)。存取线1004和第一数据线1006可以用于向和从存储器单元1003传输信息。行解码器1007和列解码器1008对地址线1009上的地址信号A0至AX进行解码，以确定哪些存储器单元1003将被访问。读出放大器电路1015进行操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002和输入/输出(I/O)线1005之间传输信息的值。I/O线1005上的信号DQ0至DQN可以表示从存储器单元1003读取或将要写入所述存储器单元的信息的值。其他器件可以通过I/O线1005、地址线1009或控制线1020与器件1000进行通信。存储器控制单元1018用于控制要对存储器单元1003执行的存储器操作，并且利用控制线1020上的信号。器件1000可以分别在第一电源线1030和第二电源线1032上接收电源电压信号Vcc和Vss。器件1000包括选择电路1040和输入/输出(I/O)电路1017。选择电路1040可以经由I/O电路1017对信号CSEL1至CSELn做出响应，以选择第一数据线1006和第二数据线1013上的信号，所述信号可以表示要从存储器单元1003读取或要被编程到其中的信息的值。列解码器1008可以基于地址线1009上的A0至AX地址信号选择性地激活CSEL1至CSELn信号。选择电路1040可以选择第一数据线1006和第二数据线1013上的信号，以在读取和编程操作期间提供存储器阵列1002和I/O电路1017之间的通信。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201880074677.6/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 包含体育场结构的微电子装置及相关的存储器装置和电子系统-202180028999.9
- 罗双强;N·M·洛梅利 - 美光科技公司
- 2021-02-18 - 2022-12-30 - H01L27/11578
- 一种微电子装置包括堆叠结构、在所述堆叠结构内的体育场结构、下伏于所述堆叠结构的源极层，及掩蔽结构。所述堆叠结构具有层，所述层各自包括导电结构及绝缘结构。所述体育场结构包括前向楼梯结构、反向楼梯结构及中心区域，所述中心区域水平地插置在所述前向楼梯结构与所述反向楼梯结构之间。所述源极层包括离散导电结构，所述离散导电结构在所述体育场结构的所述中心区域的水平边界内且通过介电材料彼此水平地分开。所述掩蔽结构经局限在所述体育场结构的所述中心区域的所述水平边界内，且垂直地插置在所述源极层与所述堆叠结构之间。所述掩蔽结构包括水平地覆盖水平地插置在所述离散导电结构之间的所述介电材料的部分的区段。本发明还描述额外装置及电子系统。
- 在阵列区域及非阵列区域中包含支柱的电子装置以及相关系统及方法-202180028647.3
- S·M·I·侯赛因;C·J·拉森;A·查杜鲁;W·O·麦金西;T·J·约翰;A·K·德哈亚兰;P·R·莫赫纳·劳 - 美光科技公司
- 2021-02-24 - 2022-12-16 - H01L27/11578
- 本发明提供一种电子装置，其包括邻近于源极的下部叠组及上部叠组。所述下部叠组及所述上部叠组中的每一者包括交错导电材料及介电材料的层级。所述下部叠组及所述上部叠组中的每一者还包括阵列区域及一或多个非阵列区域。存储器支柱位于所述阵列区域的所述下部叠组及所述上部叠组中，且所述存储器支柱经配置以可操作地耦合到所述源极。虚设支柱位于所述一或多个非阵列区域的所述上部叠组中，且所述虚设支柱经配置以与所述源极电隔离。另一导电材料位于所述一或多个非阵列区域的所述上部叠组及所述下部叠组中。还公开额外电子装置及形成电子装置的相关系统及方法。
- 包括背侧沟槽支撑结构的三维存储器设备及其形成方法-202180006652.4
- 松野光一;于继新;J·阿尔斯迈耶 - 桑迪士克科技有限责任公司
- 2021-06-04 - 2022-08-26 - H01L27/11578
- 一种三维存储器设备，该三维存储器设备包括位于衬底上方并且通过背侧沟槽而彼此横向间隔开的层堆叠。所述层堆叠中的每个层堆叠包括绝缘层和导电层的相应的交替堆叠。存储器开口竖直延伸穿过交替堆叠中的相应交替堆叠，并且填充有相应的存储器开口填充结构。所述存储器开口填充结构中的每个存储器开口填充结构包括相应的竖直半导体沟道和相应的竖直存储器元件堆叠。每个背侧沟槽填充结构包括相应行背侧沟槽桥结构，所述相应行背侧沟槽桥结构距所述衬底的距离比所述导电层中的最远侧导电层距所述衬底的距离更远。背侧沟槽桥结构可以在形成导电层的替换工艺期间提供结构支撑。
- 存储器装置-201980089157.7
- 岡嶋睦 - 铠侠股份有限公司
- 2019-09-10 - 2021-08-24 - H01L27/11578
- 本发明抑制存储器阵列的尺寸增加。一实施方式的存储器装置具备：第1导电体及电荷累积膜，沿与衬底的表面交叉的第1方向延伸；第1导电型的第1半导体；各自为第2导电型的第2半导体及第3半导体；及第1积层体，包含各自沿与衬底的表面平行的第1面内的第2方向延伸、且沿第1方向依序积层的第2导电体、第1绝缘体、及第3导电体。第1导电体、电荷累积膜、第1半导体、及第1积层体在衬底的上方，在第1面内沿与第2方向交叉的第3方向依序排列。在第2导电体或第1绝缘体与电荷累积膜之间，第2半导体与第1半导体及第2导电体相接。在第3导电体或第1绝缘体与电荷累积膜之间，第3半导体与第1半导体及第3导电体相接。
- 具有同轴自对准漏极选择层级隔离结构的三维存储器器件及其制造方法-201980079986.7
- J·阿尔斯迈耶;金泰炅 - 桑迪士克科技有限责任公司
- 2019-11-26 - 2021-08-06 - H01L27/11578
- 本发明公开了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠定位在衬底上方；存储器开口，该存储器开口竖直延伸穿过该交替堆叠；和存储器堆叠结构，该存储器堆叠结构定位在该存储器开口中的相应一个存储器开口内。多柱支撑介电隔离结构延伸穿过相邻的一对存储器开口的上部部分。该多柱支撑介电隔离结构包括定位在该存储器开口中的相应一个存储器开口内的多个介电柱部分，以及至少一个水平延伸部分，该至少一个水平延伸部分邻接该多个介电柱部分中的每个介电柱部分，并且定位在该交替堆叠内的竖直相邻的一对绝缘层之间。该至少一个水平延伸部分将该交替堆叠内的至少一个导电层的横向相邻条带横向分离。
- 三维存储器器件及用于形成其的方法-201880005615.X
- 吕震宇;陈俊;朱继锋;胡禺石;陶谦;S·S-N·杨;S·W·杨 - 长江存储科技有限责任公司
- 2018-03-01 - 2020-09-25 - H01L27/11578
- 公开了三维(3D)存储器器件的实施例及用于形成该3D存储器器件的方法。在一个示例中，NAND存储器器件包括衬底、一个或多个在衬底上的外围器件、多个在该一个或多个外围器件上的NAND串、在NAND串上方且与其接触的单晶硅层、以及形成于外围器件以及NAND串之间的互连层。在某些实施例中，NAND存储器器件包括键合界面，阵列互连层在该键合界面处接触外围互连层。
- 三维存储器件的存储单元结构-201880005478.X
- 戴晓望;吕震宇;陈俊;陶谦;胡禺石;朱继锋;董金文;夏季;张中;李艳妮 - 长江存储科技有限责任公司
- 2018-08-08 - 2020-08-25 - H01L27/11578
- 多个实施例公开了一种3D存储器件，包括基底；多个导体层，设置于该基底上；多个NAND串，设置于该基底上；以及多个缝隙结构，设置于该基底上。多个NAND串可垂直于该基底排列且以具有多个六角形的六角形晶格取向的方式排列。每个六角形包括三对的侧边，且第一对的侧边垂直于第一方向且平行于第二方向。该第二方向垂直于该第一方向。多个缝隙结构可沿该第一方向延伸。
- 三维存储器件及其制造方法-201880005174.3
- 陈子琪;吴关平 - 长江存储科技有限责任公司
- 2018-05-16 - 2020-08-25 - H01L27/11578
- 本公开内容的实施例揭示三维存储器件的贯穿阵列接触件结构以及其制造方法，包括：在衬底内形成包括多个突出岛的凹陷区；形成栅极介电质层，以覆盖多个突出岛的顶表面与侧壁以及衬底的凹陷区的顶表面；在栅极介电质层上形成底层牺牲层，用以环绕多个突出岛的侧壁；在底层牺牲层与多个突出岛上形成包括多个交替堆叠的绝缘层与牺牲层的交替介电质堆叠；形成穿过交替介电质堆叠的多个沟道孔，各沟道孔位于对应于所述多个突出岛中的一个突出岛的位置，在各沟道孔中形成存储层，其中存储层的沟道层是与一个相应的突出岛电连接的。
- 存储器阵列和形成存储器阵列的方法-201880074677.6
- 金昌汉 - 美光科技公司
- 2018-12-05 - 2020-07-03 - H01L27/11578
- 一些实施例包括一种具有用于传导电流的沟道的组件。沟道包括第一沟道部分和第二沟道部分。第一存储器单元结构在第一栅极和第一沟道部分之间。第一存储器单元结构包括第一电荷存储区域和第一电荷阻挡区域。第二存储器单元结构在第二栅极和第二沟道部分之间。第二存储器单元结构包括第二电荷存储区域和第二电荷阻挡区域。第一和第二电荷阻挡区域包括氮氧化硅。空隙位于第一和第二栅极之间以及第一和第二存储器单元结构之间。一些实施例包括存储器阵列(例如，NAND存储器阵列)，并且一些实施例包括形成存储器阵列的方法。
- 存储器阵列和形成存储器阵列的方法-201880073554.0
- 金昌汉;C·E·卡特;C·史密斯;C·豪德;R·J·希尔;李杰 - 美光科技公司
- 2018-12-03 - 2020-06-26 - H01L27/11578
- 一些实施例包括一种形成组件(例如，存储器阵列)的方法。通过交替的第一级和第二级的堆叠形成第一开口。第一级包含氮化硅，而第二级包含二氧化硅。用存储器单元结构代替第二级的一些二氧化硅。存储器单元结构包括与电荷阻挡区域相邻的电荷存储区域。在第一开口内形成隧穿材料，并且邻近隧穿材料形成沟道材料。穿过堆叠形成第二开口。第二开口延伸穿过二氧化硅的剩余部分，并延伸穿过氮化硅。去除二氧化硅的剩余部分以形成腔。在腔内形成导电区域。去除氮化硅以在导电区域之间形成空隙。一些实施例包括存储器阵列。
- 三维存储器件及其制作方法-201880005575.9
- 朱继锋;吕震宇;陈俊;胡禺石;陶谦;S·S-N·杨;S·W·杨 - 长江存储科技有限责任公司
- 2018-03-02 - 2020-06-26 - H01L27/11578
- 公开了三维(3D)存储器件(200)及其制作方法。NAND存储器件(200)包括衬底(202)、在衬底(202)上的多个NAND串(230)、在NAND串(230)上的一或多个外围器件、在周边组件上方的单晶硅层、以及在外围器件与NAND串(230)之间的一个或多个互连层。NAND存储器件(200)包括键合接口(219)，阵列互连层与外围互连层在所述接口处接触。
- 包含控制栅极之间的空隙的存储器装置-201880062193.X
- C·M·卡尔森 - 美光科技公司
- 2018-07-30 - 2020-05-12 - H01L27/11578
- 一些实施例包含设备及形成所述设备的方法。所述设备中的一者包含：沟道，其用以传导电流，所述沟道包含第一沟道部分及第二沟道部分；第一存储器单元结构，其位于第一栅极与所述第一沟道部分之间；第二存储器单元结构，其位于第二栅极与所述第二沟道部分之间；及空隙，其位于所述第一栅极与所述第二栅极之间及所述第一存储器单元结构与所述第二存储器单元结构之间。
- 采用高密度且可缩放的字线设计方法的三维存储单元阵列-201780014451.2
- D.蒂梅戈达;A.叶;M.黑尔姆;Y.李 - 英特尔公司
- 2017-01-11 - 2018-10-26 - H01L27/11578
- 描述了一种设备。所述设备包括三维存储单元阵列结构。所述设备还包括具有交替的导电层和电介质层的楼梯结构，其中在导电层中形成相应的字线。字线被连接到三维存储单元阵列结构内的相应的存储单元。所述设备还包括楼梯结构上方的、被连接到第一通路的上部字线，所述第一通路连接到楼梯结构的相应的台阶。上部字线还被连接到第二通路，所述第二通路从与三维存储单元阵列结构对面的侧面不同的楼梯结构的侧面垂直延伸下来。第二通路被连接到布置在楼梯结构下方的相应的字线驱动器晶体管。
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
