[发明专利]存储器阵列和形成存储器阵列的方法在审

专利信息
申请号: 201880074677.6 申请日: 2018-12-05
公开(公告)号: CN111373539A 公开(公告)日: 2020-07-03
发明(设计)人: 金昌汉 申请(专利权)人: 美光科技公司
主分类号: H01L27/11578 分类号: H01L27/11578;H01L27/1157
代理公司: 北京律盟知识产权代理有限责任公司 11287 代理人: 王龙
地址: 美国爱*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 存储器 阵列 形成 方法
【权利要求书】:

1.一种组件,其包含:

用于传导电流的沟道;所述沟道包括第一沟道部分和第二沟道部分;

第一存储器单元结构,其位于第一栅极和所述第一沟道部分之间;所述第一存储器单元结构包括第一电荷存储区域和第一电荷阻挡区域;所述第一电荷阻挡区域位于所述第一电荷存储区域和所述第一栅极之间;所述第一电荷阻挡区域包含氮氧化硅;

第二存储器单元结构,其位于第二栅极和所述第二沟道部分之间;所述第二存储器单元结构包括第二电荷存储区域和第二电荷阻挡区域;所述第二电荷阻挡区域位于所述第二电荷存储区域和所述第二栅极之间;所述第二电荷阻挡区域包含氮氧化硅;以及

空隙,其位于所述第一栅极和所述第二栅极之间以及所述第一存储器单元结构和所述第二存储器单元结构之间。

2.根据权利要求1所述的组件,其包含沿着所述空隙的外周缘的绝缘衬里。

3.根据权利要求2所述的组件,其中所述绝缘衬里包含二氧化硅。

4.根据权利要求3所述的组件,其中所述空隙在所述第一栅极和所述第二栅极之间具有第一垂直尺寸,并且在所述第一电荷存储区域和所述第二电荷存储区域之间具有第二垂直尺寸;并且其中所述第二垂直尺寸大于所述第一垂直尺寸。

5.根据权利要求1所述的组件,其包含在所述第一栅极和所述第一电荷阻挡区域之间的第一电介质阻隔区域,并且包含在所述第二栅极和所述第二电荷阻挡区域之间的第二电介质阻隔区域。

6.根据权利要求5所述的组件,其中所述第一电介质阻隔区域和所述第二电介质阻隔区域包含高k材料。

7.根据权利要求1所述的组件,其中所述第一电荷阻挡区域包含沿着所述氮氧化硅的二氧化硅,并且其中所述第二电荷阻挡区域包含沿着所述氮氧化硅的二氧化硅。

8.根据权利要求7所述的组件,其中所述第一电荷阻挡区域的氮氧化硅具有两个相对的侧面;其中所述第一电荷阻挡区域的所述二氧化硅仅沿着所述第一电荷阻挡区域的氮氧化硅的相对侧面中的一个;其中所述第二电荷阻挡区域的所述氮氧化硅具有两个相对的侧面;并且其中所述第二电荷阻挡区域的所述二氧化硅仅沿着所述第二电荷阻挡区域的氮氧化硅的相对侧面中的一个。

9.一种存储器阵列,其包含:

交替的绝缘级和字线级的垂直堆叠;

沿着所述堆叠垂直地延伸的沟道材料;

沿着所述字线级的栅极;

存储器单元结构,其沿着所述字线级,并且位于所述栅极和所述沟道材料之间;所述存储器单元结构包括电荷存储区域和电荷阻挡区域;所述电荷阻挡区域在所述电荷存储区域和所述栅极之间;

空隙,其沿着所述绝缘级;各个所述空隙各自包含在一对垂直相邻的所述栅极之间的第一区域和在一对垂直相邻的所述电荷存储区域之间的第二区域;以及

绝缘衬里,其在所述空隙内并且沿着所述空隙的外周缘。

10.根据权利要求9所述的存储器阵列,其中所述空隙的所述第二区域在垂直方向上比所述空隙的所述第一区域长。

11.根据权利要求9所述的存储器阵列,其中所述绝缘衬里包含二氧化硅。

12.根据权利要求9所述的存储器阵列,其中所述绝缘衬里由二氧化硅组成。

13.根据权利要求9所述的存储器阵列,其中电介质阻隔区域在所述栅极和所述电荷阻挡区域之间;并且其中所述电介质阻隔区域包含一或多种高k氧化物。

14.根据权利要求9所述的存储器阵列,其中所述电荷阻挡区域包含氮氧化硅。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201880074677.6/1.html,转载请声明来源钻瓜专利网。

同类专利
  • 包含体育场结构的微电子装置及相关的存储器装置和电子系统-202180028999.9
  • 罗双强;N·M·洛梅利 - 美光科技公司
  • 2021-02-18 - 2022-12-30 - H01L27/11578
  • 一种微电子装置包括堆叠结构、在所述堆叠结构内的体育场结构、下伏于所述堆叠结构的源极层,及掩蔽结构。所述堆叠结构具有层,所述层各自包括导电结构及绝缘结构。所述体育场结构包括前向楼梯结构、反向楼梯结构及中心区域,所述中心区域水平地插置在所述前向楼梯结构与所述反向楼梯结构之间。所述源极层包括离散导电结构,所述离散导电结构在所述体育场结构的所述中心区域的水平边界内且通过介电材料彼此水平地分开。所述掩蔽结构经局限在所述体育场结构的所述中心区域的所述水平边界内,且垂直地插置在所述源极层与所述堆叠结构之间。所述掩蔽结构包括水平地覆盖水平地插置在所述离散导电结构之间的所述介电材料的部分的区段。本发明还描述额外装置及电子系统。
  • 包括背侧沟槽支撑结构的三维存储器设备及其形成方法-202180006652.4
  • 松野光一;于继新;J·阿尔斯迈耶 - 桑迪士克科技有限责任公司
  • 2021-06-04 - 2022-08-26 - H01L27/11578
  • 一种三维存储器设备,该三维存储器设备包括位于衬底上方并且通过背侧沟槽而彼此横向间隔开的层堆叠。所述层堆叠中的每个层堆叠包括绝缘层和导电层的相应的交替堆叠。存储器开口竖直延伸穿过交替堆叠中的相应交替堆叠,并且填充有相应的存储器开口填充结构。所述存储器开口填充结构中的每个存储器开口填充结构包括相应的竖直半导体沟道和相应的竖直存储器元件堆叠。每个背侧沟槽填充结构包括相应行背侧沟槽桥结构,所述相应行背侧沟槽桥结构距所述衬底的距离比所述导电层中的最远侧导电层距所述衬底的距离更远。背侧沟槽桥结构可以在形成导电层的替换工艺期间提供结构支撑。
  • 存储器装置-201980089157.7
  • 岡嶋睦 - 铠侠股份有限公司
  • 2019-09-10 - 2021-08-24 - H01L27/11578
  • 本发明抑制存储器阵列的尺寸增加。一实施方式的存储器装置具备:第1导电体及电荷累积膜,沿与衬底的表面交叉的第1方向延伸;第1导电型的第1半导体;各自为第2导电型的第2半导体及第3半导体;及第1积层体,包含各自沿与衬底的表面平行的第1面内的第2方向延伸、且沿第1方向依序积层的第2导电体、第1绝缘体、及第3导电体。第1导电体、电荷累积膜、第1半导体、及第1积层体在衬底的上方,在第1面内沿与第2方向交叉的第3方向依序排列。在第2导电体或第1绝缘体与电荷累积膜之间,第2半导体与第1半导体及第2导电体相接。在第3导电体或第1绝缘体与电荷累积膜之间,第3半导体与第1半导体及第3导电体相接。
  • 具有同轴自对准漏极选择层级隔离结构的三维存储器器件及其制造方法-201980079986.7
  • J·阿尔斯迈耶;金泰炅 - 桑迪士克科技有限责任公司
  • 2019-11-26 - 2021-08-06 - H01L27/11578
  • 本发明公开了一种三维存储器器件,该三维存储器器件包括:绝缘层和导电层的交替堆叠,该交替堆叠定位在衬底上方;存储器开口,该存储器开口竖直延伸穿过该交替堆叠;和存储器堆叠结构,该存储器堆叠结构定位在该存储器开口中的相应一个存储器开口内。多柱支撑介电隔离结构延伸穿过相邻的一对存储器开口的上部部分。该多柱支撑介电隔离结构包括定位在该存储器开口中的相应一个存储器开口内的多个介电柱部分,以及至少一个水平延伸部分,该至少一个水平延伸部分邻接该多个介电柱部分中的每个介电柱部分,并且定位在该交替堆叠内的竖直相邻的一对绝缘层之间。该至少一个水平延伸部分将该交替堆叠内的至少一个导电层的横向相邻条带横向分离。
  • 三维存储器件及其制造方法-201880005174.3
  • 陈子琪;吴关平 - 长江存储科技有限责任公司
  • 2018-05-16 - 2020-08-25 - H01L27/11578
  • 本公开内容的实施例揭示三维存储器件的贯穿阵列接触件结构以及其制造方法,包括:在衬底内形成包括多个突出岛的凹陷区;形成栅极介电质层,以覆盖多个突出岛的顶表面与侧壁以及衬底的凹陷区的顶表面;在栅极介电质层上形成底层牺牲层,用以环绕多个突出岛的侧壁;在底层牺牲层与多个突出岛上形成包括多个交替堆叠的绝缘层与牺牲层的交替介电质堆叠;形成穿过交替介电质堆叠的多个沟道孔,各沟道孔位于对应于所述多个突出岛中的一个突出岛的位置,在各沟道孔中形成存储层,其中存储层的沟道层是与一个相应的突出岛电连接的。
  • 存储器阵列和形成存储器阵列的方法-201880074677.6
  • 金昌汉 - 美光科技公司
  • 2018-12-05 - 2020-07-03 - H01L27/11578
  • 一些实施例包括一种具有用于传导电流的沟道的组件。沟道包括第一沟道部分和第二沟道部分。第一存储器单元结构在第一栅极和第一沟道部分之间。第一存储器单元结构包括第一电荷存储区域和第一电荷阻挡区域。第二存储器单元结构在第二栅极和第二沟道部分之间。第二存储器单元结构包括第二电荷存储区域和第二电荷阻挡区域。第一和第二电荷阻挡区域包括氮氧化硅。空隙位于第一和第二栅极之间以及第一和第二存储器单元结构之间。一些实施例包括存储器阵列(例如,NAND存储器阵列),并且一些实施例包括形成存储器阵列的方法。
  • 存储器阵列和形成存储器阵列的方法-201880073554.0
  • 金昌汉;C·E·卡特;C·史密斯;C·豪德;R·J·希尔;李杰 - 美光科技公司
  • 2018-12-03 - 2020-06-26 - H01L27/11578
  • 一些实施例包括一种形成组件(例如,存储器阵列)的方法。通过交替的第一级和第二级的堆叠形成第一开口。第一级包含氮化硅,而第二级包含二氧化硅。用存储器单元结构代替第二级的一些二氧化硅。存储器单元结构包括与电荷阻挡区域相邻的电荷存储区域。在第一开口内形成隧穿材料,并且邻近隧穿材料形成沟道材料。穿过堆叠形成第二开口。第二开口延伸穿过二氧化硅的剩余部分,并延伸穿过氮化硅。去除二氧化硅的剩余部分以形成腔。在腔内形成导电区域。去除氮化硅以在导电区域之间形成空隙。一些实施例包括存储器阵列。
  • 包含控制栅极之间的空隙的存储器装置-201880062193.X
  • C·M·卡尔森 - 美光科技公司
  • 2018-07-30 - 2020-05-12 - H01L27/11578
  • 一些实施例包含设备及形成所述设备的方法。所述设备中的一者包含:沟道,其用以传导电流,所述沟道包含第一沟道部分及第二沟道部分;第一存储器单元结构,其位于第一栅极与所述第一沟道部分之间;第二存储器单元结构,其位于第二栅极与所述第二沟道部分之间;及空隙,其位于所述第一栅极与所述第二栅极之间及所述第一存储器单元结构与所述第二存储器单元结构之间。
  • 采用高密度且可缩放的字线设计方法的三维存储单元阵列-201780014451.2
  • D.蒂梅戈达;A.叶;M.黑尔姆;Y.李 - 英特尔公司
  • 2017-01-11 - 2018-10-26 - H01L27/11578
  • 描述了一种设备。所述设备包括三维存储单元阵列结构。所述设备还包括具有交替的导电层和电介质层的楼梯结构,其中在导电层中形成相应的字线。字线被连接到三维存储单元阵列结构内的相应的存储单元。所述设备还包括楼梯结构上方的、被连接到第一通路的上部字线,所述第一通路连接到楼梯结构的相应的台阶。上部字线还被连接到第二通路,所述第二通路从与三维存储单元阵列结构对面的侧面不同的楼梯结构的侧面垂直延伸下来。第二通路被连接到布置在楼梯结构下方的相应的字线驱动器晶体管。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top