“C·E·卡特”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法-CN202211012180.6在审
发明人： A·N·斯卡伯勒;J·D·霍普金斯;C·E·卡特;J·D·谢泼德森;C·豪德;J·沃拉尼克 -专利权人：美光科技公司
申请日： 2022-08-23 - 公布日： 2023-04-07 - 主分类号： H10B43/35 文献下载
摘要：本公开涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。存储器单元串包括延伸穿过绝缘层及导电层的沟道材料串。所述沟道材料串通过传导材料与导体层的导体材料直接电耦合，所述传导材料在最下部的所述导电层中并且直接抵靠多个所述沟道材料串。穿阵列通孔TAV区包括个别地延伸穿过所述最下部导电层并进入所述导体层的TAV。所述最下部导电层中的各个所述TAV包括导电芯，所述导电芯具有周向地围绕其的环形区。所述环形区中的掺杂剂的总掺杂剂浓度为0.01至30原子％。所述最下部导电层中的绝缘材料周向地围绕所述环形区并且在紧邻的所述TAV之间。公开包含方法的其它实施例。
包括存储器单元阵列用于形成方法

[发明专利]集成结构及用于形成所述集成结构的方法-CN201780024561.7有效
发明人： J·B·德胡特;王非;C·E·卡特;I·拉博瑞安特;J·D·霍普金斯;K·舍罗特瑞;R·迈耶;V·沙马娜;K·R·帕雷克;M·C·罗伯茨;M·帕克 -专利权人：美光科技公司
申请日： 2017-04-17 - 公布日： 2023-03-28 - 主分类号： H10B43/27 文献下载
摘要：一些实施例包含一种具有与介电层交替的竖直堆叠导电层的集成结构。所述导电层上方的层包含硅、氮以及碳、氧、硼与磷中的一或多者。在一些实施例中，所述竖直堆叠导电层是NAND存储器阵列内的字线层。一些实施例包含一种具有与介电层交替的竖直堆叠导电层的集成结构。竖直堆叠NAND存储器单元在存储器阵列区域内沿着所述导电层。阶梯区域紧接所述存储器阵列区域。所述阶梯区域具有与所述导电层一对一对应的电接触件。层在所述存储器阵列区域及所述阶梯区域上方。所述层包含硅、氮以及碳、氧、硼与磷中的一或多者。
集成结构用于形成方法

[发明专利]包含变化的阶层间距的微电子装置，以及相关电子系统及方法-CN202180043872.4在审
发明人：刘艺芬;T·吉拉尔迪;G·玛塔米斯;J·D·谢泼德森;N·M·洛梅利;C·E·卡特;E·R·拜尔斯 -专利权人：美光科技公司
申请日： 2021-05-19 - 公布日： 2023-02-14 - 主分类号： H10B43/27 文献下载
摘要：一种微电子装置包括：第一组阶层，所述第一组阶层的每一阶层包括导电材料及绝缘材料的交替层级且具有第一阶层间距；邻近于所述第一组阶层的第二组阶层，所述第二组阶层的每一阶层包括所述导电材料及所述绝缘材料的交替层级且具有小于所述第一阶层间距的第二阶层间距；邻近于所述第二组阶层的第三组阶层，所述第三组阶层的每一阶层包括所述导电材料及所述绝缘材料的交替层级且具有小于所述第二阶层间距的第三阶层间距；及存储器单元串，其延伸穿过所述第一组阶层、所述第二组阶层及所述第三组阶层。还描述了相关微电子装置、电子系统及方法。
包含变化阶层间距微电子装置以及相关电子系统方法

[发明专利]存储器阵列以及用于形成存储器阵列和导电阵列通孔(TAV)的方法-CN202080033542.2在审
发明人： I·V·恰雷;C·E·卡特;A·查杜鲁;J·B·德胡特;房骏;M·J·金;B·D·洛;M·帕克;J·D·谢泼德森 -专利权人：美光科技公司
申请日： 2020-04-07 - 公布日： 2021-12-14 - 主分类号： H01L27/11582 文献下载
摘要：一种用于形成存储器阵列和导电阵列通孔(TAV)的方法包括形成包括竖直交替的绝缘层和字线层的堆叠。在所述堆叠上方形成包括水平伸长的沟槽开口和操作性TAV开口的掩模。通过所述掩模中的所述沟槽开口和所述操作性TAV开口对所述堆叠的未掩蔽部分进行蚀刻以在所述堆叠中形成水平伸长的沟槽开口且在所述堆叠中形成操作性TAV开口。在所述堆叠中的所述操作性TAV开口中形成导电材料以在所述堆叠中的所述操作性TAV开口中的个别者中形成个别操作性TAV。在所述堆叠中的所述沟槽开口中的个别者中形成字线介入结构。
存储器阵列以及用于形成导电 tav 方法

[发明专利]包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法-CN202110135995.2在审
发明人： C·豪德;C·E·卡特 -专利权人：美光科技公司
申请日： 2021-02-01 - 公布日： 2021-08-13 - 主分类号： H01L27/1157 文献下载
摘要：本申请案涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。用于形成包括存储器单元串的存储器阵列的方法包括：在衬底上方形成包括竖直交替的第一层和第二层的堆叠。在所述堆叠中形成水平拉长的沟槽以形成横向间隔开的存储器块区。在所述沟槽中的个别沟槽的底部区中形成催化材料。将金属材料无电沉积到所述催化材料的催化表面上以个别地填充所述个别沟槽的至少大部分剩余体积。沟道材料串形成且延伸穿过所述第一层和所述第二层。公开了包含独立于方法的结构的其它实施例。
包括存储器单元阵列用于形成方法

[发明专利]存储器阵列及用于形成包括存储器单元串的存储器阵列的方法-CN202011177722.6在审
发明人： C·豪德;C·E·卡特 -专利权人：美光科技公司
申请日： 2020-10-29 - 公布日： 2021-06-04 - 主分类号： H01L27/11524 文献下载
摘要：本申请案涉及存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种用于形成存储器阵列的方法包括：形成衬底及堆叠，所述衬底包括包含上导体材料及下导体材料的导体层，所述堆叠包括所述导体层上方的垂直交替的第一层及第二层。穿过所述堆叠到所述上导体材料及所述下导体材料形成水平伸长的沟槽。所述上导体材料及下导体材料中的至少一者在所述沟槽中具有暴露的催化表面。将金属材料无电沉积到所述催化表面上以覆盖所述沟槽内的所述上导体材料及所述下导体材料。形成存储器单元的沟道材料串，且其延伸穿过所述第二层及所述第一层。本发明揭示包含独立于方法的结构的其它实施例。
存储器阵列用于形成包括单元方法

[发明专利]存储器单元的高度上延伸的串的阵列及其形成方法-CN202110136434.4在审
发明人： J·B·德胡特;K·R·帕雷克;M·帕克;J·N·格里利;C·E·卡特;M·C·罗伯茨;I·V·恰雷;V·沙马娜;其他发明人请求不公开姓名 -专利权人：美光科技公司
申请日： 2017-08-09 - 公布日： 2021-05-07 - 主分类号： H01L27/1157 文献下载
摘要：本申请案涉及存储器单元的高度上延伸的串的阵列及其形成方法。所述存储器单元个别地包括可编程电荷存储晶体管，衬底包括含有存储器单元的第一区域及横向于所述第一区域的不含有存储器单元的第二区域。所述第一区域包括绝缘性材料与控制栅极材料的垂直交替叠层。所述第二区域包括横向于所述第一区域的不同组合物绝缘材料的垂直交替叠层。包括半导电沟道材料的沟道柱在高度上延伸穿过所述第一区域内的所述垂直交替叠层中的多者。隧道绝缘体、可编程电荷存储材料及控制栅极阻挡绝缘体介于所述沟道柱与所述第一区域内的所述控制栅极材料的所述叠层中的个别者的所述控制栅极材料之间。
存储器单元高度延伸阵列及其形成方法

[发明专利]存储器单元的高度上延伸的串的阵列及其形成方法-CN201710677023.X有效
发明人： J·B·德胡特;K·R·帕雷克;M·帕克;J·N·格里利;C·E·卡特;M·C·罗伯茨;I·V·恰雷;V·沙马娜;R·迈耶;P·泰萨里欧 -专利权人：美光科技公司
申请日： 2017-08-09 - 公布日： 2021-02-09 - 主分类号： H01L27/1157 文献下载
摘要：本申请案涉及包括可编程电荷存储晶体管的存储器单元的高度上延伸的串的阵列及其形成方法。所述存储器单元个别地包括可编程电荷存储晶体管，衬底包括含有存储器单元的第一区域及横向于所述第一区域的不含有存储器单元的第二区域。所述第一区域包括绝缘性材料与控制栅极材料的垂直交替叠层。所述第二区域包括横向于所述第一区域的不同组合物绝缘材料的垂直交替叠层。包括半导电沟道材料的沟道柱在高度上延伸穿过所述第一区域内的所述垂直交替叠层中的多者。隧道绝缘体、可编程电荷存储材料及控制栅极阻挡绝缘体介于所述沟道柱与所述第一区域内的所述控制栅极材料的所述叠层中的个别者的所述控制栅极材料之间。
存储器单元高度延伸阵列及其形成方法

[发明专利]存储器阵列及用于形成存储器阵列的方法-CN202010500009.4在审
发明人： C·豪德;C·E·卡特 -专利权人：美光科技公司
申请日： 2020-06-04 - 公布日： 2020-12-25 - 主分类号： H01L27/11551 文献下载
摘要：本申请案涉及存储器阵列及用于形成存储器阵列的方法。一种用于形成存储器阵列的方法包括形成包括导体层次的衬底，所述导体层次包括上部导体材料、下部金属材料及垂直地位于所述上部导体材料与所述下部金属材料之间的介入金属材料。所述介入金属材料、所述上部导体材料及所述下部金属材料为相对彼此不同的组成。所述介入金属材料的还原电位与所述上部导体材料的还原电位偏离不到0.7V。在所述导体层次上面形成包括垂直交替的绝缘层次与导电层次的堆叠。穿过所述绝缘层次及所述导电层次形成沟道材料。穿过所述堆叠形成水平伸长的沟槽直到所述导体层次。在所述堆叠中形成存储器单元的竖向延伸的串。
存储器阵列用于形成方法

[发明专利]存储器阵列和形成存储器阵列的方法-CN201880073554.0在审
发明人：金昌汉;C·E·卡特;C·史密斯;C·豪德;R·J·希尔;李杰 -专利权人：美光科技公司
申请日： 2018-12-03 - 公布日： 2020-06-26 - 主分类号： H01L27/11578 文献下载
摘要：一些实施例包括一种形成组件(例如，存储器阵列)的方法。通过交替的第一级和第二级的堆叠形成第一开口。第一级包含氮化硅，而第二级包含二氧化硅。用存储器单元结构代替第二级的一些二氧化硅。存储器单元结构包括与电荷阻挡区域相邻的电荷存储区域。在第一开口内形成隧穿材料，并且邻近隧穿材料形成沟道材料。穿过堆叠形成第二开口。第二开口延伸穿过二氧化硅的剩余部分，并延伸穿过氮化硅。去除二氧化硅的剩余部分以形成腔。在腔内形成导电区域。去除氮化硅以在导电区域之间形成空隙。一些实施例包括存储器阵列。
存储器阵列形成方法

[发明专利]形成竖向延伸的存储器单元串的阵列的方法-CN201811589039.6在审
发明人： C·豪德;R·M·迈耶;C·E·卡特 -专利权人：美光科技公司
申请日： 2018-12-25 - 公布日： 2019-07-19 - 主分类号： H01L27/11521 文献下载
摘要：本申请案涉及一种形成竖向延伸的存储器单元串的阵列的方法。所述方法包括直接在金属材料上面形成电耦合到所述金属材料的导电掺杂半导体材料。直接在所述导电掺杂半导体材料上面形成包括垂直交替绝缘层体及字线层体的堆叠。穿过所述堆叠形成到达所述导电掺杂半导体材料的水平伸长的沟槽。通过所述沟槽将所述导电掺杂半导体材料氧化以从其形成直接在金属材料上面的氧化物。提供竖向地沿着所述交替层体延伸的晶体管沟道材料。提供所述字线层体以包括具有对应于个别存储器单元的控制栅极区域的端子端部的控制栅极材料。电荷存储材料介于所述晶体管沟道材料与所述控制栅极区域之间。绝缘电荷通过材料介于所述晶体管沟道材料与所述电荷存储材料之间。电荷阻挡区域介于所述电荷存储材料与所述控制栅极区域中的个别者之间。
掺杂半导体材料控制栅极导电电荷存储材料晶体管沟道金属材料存储器单元串竖向延伸电荷字线层堆叠存储器单元端子端部绝缘层体水平伸长阻挡区域电耦合交替层申请案体延伸氧化物竖向绝缘垂直穿过

[发明专利]形成集成结构的方法-CN201811548148.3在审
发明人： J·D·格林利;C·E·卡特;C·豪德;J·M·梅尔德里姆;E·A·麦克蒂尔 -专利权人：美光科技公司
申请日： 2018-12-18 - 公布日： 2019-07-09 - 主分类号： H01L27/11524 文献下载
摘要：一些实施例包含一种形成集成结构的方法。组合件被形成为包含交替第一和第二层的堆叠。所述第一层具有绝缘材料，且所述第二层具有水平延伸的空隙。所述组合件包含延伸通过所述堆叠的沟道材料结构。使第一含金属材料沉积在所述空隙内以部分地填充所述空隙。对所沉积的第一含金属材料进行蚀刻以从经部分填充的空隙内移除所述第一含金属材料中的一些。接着沉积第二含金属材料以填充所述空隙。
含金属材料沉积填充集成结构组合件堆叠蚀刻沟道材料绝缘材料第一层移除延伸

1
共 12 条