[发明专利]使用半导体存储元件的神经网络运算电路及动作方法

说明书

将在神经网络运算中使用的耦合权重系数保存到存储器阵列(20)中，由字线驱动电路(24)驱动与神经网络的输入数据对应的字线(22)，由列选择电路(25)将连接有作为运算对象的耦合权重系数的位线连接到运算电路(26)，在运算电路(26)中判定流过位线(23)的单元电流的总和。将运算电路(26)的判定结果保存到输出保持电路(27)中，作为下一层的神经网络的输入而向字线驱动电路(24)设定。控制电路(29)基于保持在网络构成信息保持电路(28)中的信息，对字线驱动电路(24)及列选择电路(25)指示在神经网络运算中使用的字线(22)及位线(23)的选择。

技术领域

本发明涉及能够实现低功耗化和大规模集成化的使用非易失性半导体存储元件的神经网络运算电路及其动作方法。

背景技术

随着信息通信技术的进展，所有的事物与因特网相连的IoT(Internet ofThings)技术的到来受到关注。在IoT技术中，通过将各种电子设备连接到因特网，期待设备的高性能化，但作为实现更高性能化的技术，近年来活跃地开展电子设备自己进行学习和判断的人工智能(AI：Artificial Intelligence)技术的研究开发。

在人工智能技术中，使用对人的脑型信息处理进行工学上的模仿的神经网络技术，并且以高速、低功耗执行神经网络运算的半导体集成电路的研究开发正在火热地进行。

神经网络电路由将多个输入以分别具有不同的耦合权重系数的被称作突触(synapse)的耦合来连接的被称作神经元(neuron)(也有被称作感知器(perceptron)的情况)的基本元件构成，通过将多个神经元相互连接，能够进行图像识别及声音识别这样的高级的运算处理。在神经元中，进行对将各输入与各耦合权重系数相乘后的值全部进行相加的乘加运算动作。

在非专利文献1中，公开了使用电阻变化型非易失性存储器的神经网络运算电路的例子。其使用能够设定模拟电阻值(电导)的电阻变化型非易失性存储器而构成神经网络运算电路，在非易失性存储器元件中保存相当于耦合权重系数的模拟电阻值(电导)，对非易失性存储器元件施加相当于输入的模拟电压值，利用此时流过非易失性存储器元件中的模拟电流值。由神经元进行的乘加运算动作通过以下这样进行：将多个耦合权重系数作为模拟电阻值(电导)保存到多个非易失性存储器元件中，向多个非易失性存储器元件施加相当于多个输入的多个模拟电压值，得到将流过多个非易失性存储器元件中的电流值合计的模拟电流值作为乘加运算结果。使用非易失性存储器元件的神经网络运算电路能够实现低功耗化，近年来，火热地开展能够设定模拟电阻值(电导)的电阻变化型非易失性存储器的工艺开发、器件开发及电路开发。

在专利文献1中，提出了在存储器器件中保存神经元信息、能够构成神经网络的神经核心电路。采用如下结构：在1个核心中将各神经元的突触耦合性信息、神经元参数、神经元的路由数据保持在存储器器件中，根据路由数据，将神经元核心内的触发事件向别的神经元核心进行路由。

现有技术文献

专利文献

专利文献1：日本特表2015－534172号公报

非专利文献

非专利文献1：M.Prezioso，et al.，“Training and operation of anintegrated neuromorphic network based on metal－oxide memristors，”Nature，no.521，pp.61－64，2015.

发明内容

发明要解决的课题

但是，在上述的专利文献1的神经核心中，为了构成任意的层数及节点数的神经网络，必须使多个核心连结。因此，对于1个芯片需要搭载多个核心·连结电路，有对应于神经网络的规模的增大而电路规模变大的问题。此外，由于可搭载的神经元数量由周边电路的尺寸决定，所以神经元的大规模集成化变得困难。