[发明专利]半导体装置以及电力变换装置

说明书

本发明涉及具有沟槽栅的半导体装置，具备：第1半导体层；第1半导体区域，选择性地设置于第1半导体层的上层部；第2半导体区域，与第1半导体区域相接地设置；第3半导体区域，与第1及第2半导体区域的底面相接地设置；栅沟槽，在厚度方向贯通第1及第3半导体区域而到达第1半导体层内；电场缓和区域，与栅沟槽的底部相接；以及连接层，以与第2方向上的至少一方的沟槽侧壁相接的方式在第1半导体层内隔开间隔而设置有多个，对电场缓和区域和第3半导体区域进行电连接，其中，所述第2方向和与栅沟槽的延伸方向平行的第1方向垂直，连接层沿着第1方向相互隔离地设置有多个。

技术领域

本发明涉及半导体装置，特别涉及具有沟槽栅的半导体装置。

背景技术

在电力电子设备中，作为切换用于驱动电动马达等负载的电力供给的执行和停止的单元，使用硅IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)以及MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)等开关器件。

在设想用作电力用半导体装置的开关器件中，采用纵型构造的MOSFET(纵型MOSFET)以及IGBT(纵型IGBT)的情形多。例如，在纵型MOSFET中，根据其栅构造，可以举出平面(planer)型以及沟槽型(沟槽栅型)等。

在第1导电类型(n型)的漂移层的活性区域形成有作为槽部的栅沟槽的沟槽栅型MOSFET中，在其构造上，在截止时对栅沟槽底面的栅绝缘膜施加高电场，而有在栅沟槽底面中栅绝缘膜破坏的可能性。针对该问题，在例如专利文献1中，采用通过以覆盖栅沟槽底面的方式设置第2导电类型(p型)的电场缓和区域(保护扩散层)，缓和对栅沟槽底面的栅绝缘膜施加的电场的结构。

进而，在专利文献1中，在偏离角(off angle)大的沟槽侧壁面设置第2基极区域，将保护扩散层与接地电位连接。根据该构造，在开关时从保护扩散层朝向漂移层延伸的耗尽层的应答变得良好，能够降低开关损耗。

另外，在专利文献2中，公开了通过设置以在与栅沟槽的延伸方向垂直的方向延伸的方式设置，并与多个栅沟槽的侧面以及底面相接的p型深(deep)层，缓和沟槽底部中的电场集中的结构。

现有技术文献

专利文献

专利文献1：国际公开第2014/122919号

专利文献2：日本特开2009-302436号公报

发明内容

然而，在专利文献1公开的结构中，存在在具有沟道迁移率最低的偏离角的结晶面设置有第2基极区域所引起的问题。

首先，在沟道迁移率低的沟槽侧壁面全部形成有第2基极区域的情况下，沟道密度大幅降低，存在导致导通电阻的增大的可能性。其次，仅在沟道迁移率低的沟槽侧壁面的一部分设置有第2基极区域的情况下，形成沟道的其他沟槽侧壁面的沟道迁移率未必变得均匀。

其原因为，在形成沟道的其他沟槽侧壁面之中，沟道迁移率低的沟槽侧壁面中的、一部分活性地存在的部分和沟道迁移率不低的沟槽侧壁面混合存在，沟道迁移率变得不均匀。

其结果，由于向特定的沟道面的电流集中所致的开关器件的可靠性劣化以及阈值电压不均匀而存在导致动作特性的不稳定化的可能性。

另外，在专利文献2公开的结构中，为了维持截止时的耐压，不得不高密度地配置相互隔开间隔地设置的p型深层，作为结果，沟道密度大幅降低，所以存在开关器件的导通电阻增大这样的问题。

本发明是为了解决如上述的问题而完成的，其目的在于提供一种通过栅沟槽底面中的电场缓和实现可靠性的提高和动作特性的改善，并且维持低的导通电阻，且不会导致向特定的沟道面的电流集中以及阈值电压的变动的半导体装置。