[发明专利]SiC外延晶片及其制造方法

说明书

本实施方式的SiC外延晶片的制造方法具有外延生长工序，所述外延生长工序中，向所述SiC单晶基板的表面供给Si系原料气体、C系原料气体和具有Cl元素的气体，在所述SiC单晶基板上生长所述外延层，所述外延生长工序的生长条件中，成膜压力为30托以下，Cl/Si比为8～12，C/Si比为0.8～1.2，生长速度从生长初期起为50μm/小时以上。

技术领域

本发明涉及SiC外延晶片及其制造方法。

本申请基于2017年5月26日在日本提出申请的专利申请2017-104625号主张优先权，将其内容引用于此。

背景技术

碳化硅(SiC)的绝缘击穿电场比硅(Si)大1个数量级，并且带隙大3倍，而且具有热传导率高3倍左右等特性。因此，期待碳化硅(SiC)应用于功率器件、高频器件、高温工作器件等。

为了促进SiC器件的实用化，不可缺少的是确立高品质SiC外延晶片和高品质的外延生长技术。

SiC器件是使用SiC外延晶片制作的，所述SiC外延晶片是采用化学气相生长法(Chemical Vapor Deposition：CVD)在SiC单晶基板上生长成为器件活性区域的外延层(膜)而得到的，所述SiC单晶基板是对采用升华再结晶法等生长出的SiC的体单晶进行加工而得到的。

更具体而言，在以从(0001)面向11-20方向具有偏离角的面为生长面的SiC单晶基板上，进行台阶流生长(从原子台阶起的横向生长)，生长4H的外延层。

在SiC外延晶片中，作为对SiC器件引起致命缺陷的器件致命缺陷之一，已知基面位错(Basal plane dislocation：BPD)。

SiC单晶基板中的基面位错大多在形成外延层时向贯通刃状位错(Threadingedge dislocation：TED)转换。另一方面，从SiC单晶基板被外延层原样地继承的一部分基面位错成为器件致命缺陷。

因此，正在推进降低从SiC单晶基板被外延层继承的基面位错的比例，从而降低器件致命缺陷的研究。

例如专利文献1记载了通过控制结晶生长过程中的温度，来施加使附着在SiC单晶基板的原子的迁移变化那样的热应力，将3英寸SiC外延晶片中的基面位错密度设为10个/cm²以下。

另外，例如专利文献2中记载了通过控制结晶生长过程中的CVD的反应物浓度、压力、温度和气流等参数，来将SiC外延晶片中的基面位错密度设为10个/cm²以下。

此外，例如非专利文献1中记载了能够通过将外延层的生长速度设为50μm/小时，来将从SiC单晶基板被外延层继承的BPD比例降低到1％。在现阶段的技术水准下，在6英寸SiC单晶基板表面存在的基面位错为100～5000个/cm²左右。因此，将所述比例设为1％意味着在SiC外延晶片的表面产生10～50个/cm²的基面位错。

另外，台阶流生长中，已知如果在台面上产生二维核等的异物，则原子台阶的横向生长被阻碍，产生结晶缺陷。专利文献3中提出了下述方法：采用切换条件以使得SiC分解和再蒸发的工序，来促进二维核的分解和再蒸发。另外，专利文献3中记载了认为Si液滴(硅熔滴)的附着成为高密度异常生长核产生的原因。非专利文献2中研究了以高生长速度得到成为镜面的外延生长的条件，记载了以高生长速度条件得到镜面的C/Si比的条件范围变窄。

现有技术文献

专利文献

专利文献1：日本特开2011-219299号公报

专利文献2：日本特表2015-521378号公报

专利文献3：日本特开2011-219298号公报