[发明专利]三维存储器件的字线接触结构及其制作方法

说明书

公开了包括三维存储器件的字线接触结构的半导体结构实施例，以及形成字线接触结构的制造方法的实施例。半导体结构包括具有多个台阶的阶梯结构，且每个台阶包括位于介电层的上方的导电层。半导体结构还包括设置在每个台阶的导电层的一部分的上方的阻挡层。半导体结构还包括设置在阻挡层上的蚀刻停止层、以及设置在蚀刻停止层上的绝缘层。半导体结构还包括形成在绝缘层中的多个导电结构，且每个导电结构形成在每个台阶的导电层上。

相关申请的交叉引用以及引用并入

本申请案主张于2017年8月31号提交的中国专利申请号第201710774754.6号的优先权，其全部内容皆以引用的方式并入本文中。

技术领域

本公开涉及半导体技术领域，尤其涉及一种形成三维(3D)存储器件的方法。

背景技术

通过改进处理技术、电路设计、编程算法和制造过程，平面存储单元能够缩小到更小的尺寸，然而，随着存储单元的特征尺寸接近下限，平面处理和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。三维(3D)存储器架构可以解决平面存储单元中的密度限制。

发明内容

本公开描述了3D存储阵列的字线接触件结构以及其形成方法的实施例。

在一些实施例中，提供形成3D存储结构的方法。此方法包括在基底上形成薄膜叠层。薄膜叠层包括多个交替设置的氧化层与氮化层。此方法还包括蚀刻薄膜叠层以形成阶梯结构。此方法还包括在薄膜叠层上形成第二氧化层。此方法包括在阶梯结构的第二氧化层的顶表面上形成蚀刻停止层。

此方法还包括在阶梯结构的蚀刻停止层上设置填充材料。填充材料可为第三氧化层。举例来说，使用化学机械研磨(chemical-mechanical-polishing,CMP)处理，以使阶梯结构的每一台阶上方的第三氧化层的顶表面和蚀刻停止层的最高部分的顶表面共平面。

此方法还包括从最上面的蚀刻停止层的顶表面向下到基底表面蚀刻并贯穿薄膜叠层，以形成暴露出基底的若干个开口。通过这些开口，阶梯结构的氮化物层能够被移除并且被替换为高介电系数(high-k)的介电材料与金属膜。

此方法还包括利用高选择性蚀刻对第三氧化层进行蚀刻并暴露出阶梯结构的各台阶的蚀刻停止层，用于垂直互连存取(vertical interconnect access,VIA)。此方法还包括通过反向选择性蚀刻(reverse selective etching)移除在接触件VIA的开口中所暴露出的蚀刻停止层以及进一步暴露出在阶梯结构的各台阶上的第二氧化层。此方法包括移除在接触件VIA的开口中被暴露出的第二氧化层以及高介电系数介电材料，以及暴露出阶梯结构的各台阶的金属膜。此方法还包括通过后续的金属填充与研磨形成与阶梯结构的各台阶的金属膜连接的金属性连接。

在一些实施例中，蚀刻停止层可包括氮化硅。

在一些实施例中，被高介电系数介电材料围绕的金属膜可包括钨。

在一些实施例中，高介电系数介电材料可包括氧化铪(hafnium oxide)、氧化锆(zirconium oxide)、氧化铝(aluminum oxide)、氧化钽(tantalum oxide)、氧化镧(lanthanum oxide)膜或是上述的组合。

在一些实施例中，3D存储结构可利用任何上述的制作过程来形成。