[发明专利]三维存储器件的字线接触结构及其制作方法

权利要求书

1.一种半导体结构，包括：

阶梯结构，包括多个台阶，其中每个台阶包括导电层，该导电层设置在介电层的上方；

阻挡层，设置在每个台阶的所述导电层的一部分的上方；

蚀刻停止层，设置在所述阻挡层上；

绝缘层，设置在所述蚀刻停止层上；以及

多个导电结构，形成于所述绝缘层中，其中每个导电结构形成在每个台阶的导电层上。

2.如权利要求1所述的半导体结构，其中所述多个导电结构延伸贯穿所述阻挡层。

3.如权利要求1所述的半导体结构，其中所述多个导电结构延伸贯穿所述蚀刻停止层。

4.如权利要求1所述的半导体结构，其中所述阻挡层包括氧化硅。

5.如权利要求1所述的半导体结构，其中所述蚀刻停止层包括氮化硅、旋涂式介电材料与高介电系数介电材料中的一个或多个。

6.如权利要求1所述的半导体结构，其中每个导电结构直接接触每个台阶的导电层中的对应一个。

7.如权利要求1所述的半导体结构，其中所述多个导电结构的顶表面、所述绝缘层与所述蚀刻停止层的一部分是共平面的。

8.如权利要求1所述的半导体结构，其中所述多个导电结构包括钨、钴、镍、铜和铝中的一个或多个。

9.如权利要求1所述的半导体结构，其中所述阻挡层形成于所述多个台阶的侧表面与顶表面上。

10.如权利要求1所述的半导体结构，其中所述蚀刻停止层的厚度的范围介于10纳米至1000纳米之间。

11.一种半导体结构，包括：

阶梯结构，包括多个台阶，其中每个台阶包括导电层，该导电层设置在介电层的上方；

蚀刻停止层，设置在每个台阶的所述导电层的一部分的上方；

绝缘层，设置于所述蚀刻停止层上；以及

多个导电结构，形成于所述绝缘层中，且延伸贯穿所述蚀刻停止层，其中每个导电结构直接接触每个台阶的对应导电层。

12.如权利要求11所述的半导体结构，其中所述蚀刻停止层形成于每个台阶的侧表面和顶表面上。

13.如权利要求12所述的半导体结构，其中在每个台阶的侧表面与顶表面上，所述蚀刻停止层的厚度是相同的。

14.如权利要求11所述的半导体结构，其中所述蚀刻停止层包括氮化硅、旋涂式介电材料与高介电系数介电材料中的一个或多个。

15.如权利要求11所述的半导体结构，其中所述蚀刻停止层的厚度范围介于10纳米至1000纳米之间。

16.一种形成半导体结构的方法，包括：

形成具有多个台阶的阶梯结构，其中形成所述多个台阶中的每个台阶包括在介电层的上方设置牺牲层；

在所述多个台阶的每个台阶上设置蚀刻停止层；

在所述蚀刻停止层上设置绝缘层；

将每个台阶的所述牺牲层替换为导电层；

在所述绝缘层中形成多个开口，暴露出所述蚀刻停止层的多个部分；

蚀刻在所述多个开口中所述蚀刻停止层的被暴露出的多个部分，并且暴露出每个台阶的所述导电层的至少一部分；以及

在所述多个开口的每个开口中形成多个导电结构。

17.如权利要求16所述的方法，其中形成所述多个开口包括在所述绝缘层上进行蚀刻处理，其中所述绝缘层的蚀刻速率大于所述蚀刻停止层的蚀刻速率。