[实用新型]一种半导体结构

说明书

本实用新型提供一种半导体结构，包括：半导体衬底；浅沟槽隔离结构，位于所述半导体衬底内，以隔离出多个间隔排布的有源区；若干埋入式栅极结构，位于所述有源区内，所述埋入式栅极结构具有第一掺杂区和第二掺杂区；位线结构，位于所述第一掺杂区上方；电容接触节点结构，位于所述第二掺杂区上方；绝缘结构，位于所述浅沟槽隔离结构上方，用以隔离相邻所述电容接触节点结构。应用本实用新型实施例，提高电容接触节点结构制作的良率，从而避免了现有技术中蚀刻存储节点之间较厚的多晶硅层，导致刻蚀后的图形容易产生偏差，从而影响电路的导电特性的问题。

技术领域

本实用新型涉及半导体存储器技术领域，特别是涉及一种半导体结构。

背景技术

动态随机存储器(DRAM)是应用非常广泛的半导体产品，其基本存储单元包括一存取晶体管和一电容。随着半导体特征尺寸的不断减小，电容接触节点的面积越来越小，制作难度越来越大。光刻工艺的对准偏差和蚀刻工艺难度的增加严重影响存储器电容接触节点的电学可靠性，导致电容接触电极断路或与相邻接触电极发生短路，降低存储器芯片良率。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体结构，用于解决现有技术中存储器电容接触节点由于图形转移偏差导致的良率较差的问题。

为实现上述目的及其他相关目的，本实用新型提供一种半导体结构，包括：

半导体衬底；

浅沟槽隔离结构，位于所述半导体衬底内，以隔离出多个间隔排布的有源区；

若干埋入式栅极结构，位于所述有源区内，所述埋入式栅极结构具有第一掺杂区和第二掺杂区；

位线结构，位于所述第一掺杂区上方；

电容接触节点结构，位于所述第二掺杂区上方；

绝缘结构，位于所述浅沟槽隔离结构上方，用以隔离相邻所述电容接触节点结构。

本实用新型的一种实现方式中，所述绝缘结构包括第一层间介质层和牺牲层，所述第一层间介质层剖面形状为T形，底部与所述浅沟槽隔离结构接触，上部延伸至覆盖所述位线结构，所述牺牲层填充所述T形的两侧，以完全隔离相邻的所述电容接触节点结构。

本实用新型的一种实现方式中，所述电容接触节点结构的高度为所述位线结构高度的 30％～60％。

本实用新型的一种实现方式中，还包括：第一介质墙和第二介质墙，且所述第一介质墙和所述第二介质墙为相邻的介质墙；

所述第一介质墙和所述第二介质墙相对设置，且所述绝缘结构位于电容存储节点窗口中，其中，所述电容存储节点窗口是由所述第一介质墙、所述第二介质墙、分别与所述第一介质墙和所述第二介质墙相交的相邻两条位线结构所形成的空间区域，且所述第一介质墙和所述第二介质墙的高度高于所述位线结构。

本实用新型的一种实现方式中，所述绝缘结构的顶部为工字型结构。

本实用新型的一种实现方式中，所述牺牲层的厚度为相邻两个位线结构间距的20％-40％。

如上所述，在本实用新型的在本实用新型的一种半导体结构，通过在衬底上形成绝缘结构，达到形成分离的相邻两个位线结构空间区域的目的；通过绝缘结构可以直接避免相邻的电容接触节点之间的短路等导电材料层沉积的问题，提高电容接触节点结构制作的良率，从而避免了现有技术中蚀刻存储节点之间较厚的多晶硅层，导致刻蚀后的图形容易产生偏差，从而影响电路的导电特性的问题。

另外，通过沉积牺牲层覆盖电容存储节点窗口、介质墙、以及相邻位线结构上，然后再刻蚀牺牲层以在电容存储节点窗口中形成第一沟槽，通过控制沉积的牺牲层的厚度可以控制第一沟槽的尺寸和工字型掩模的尺寸，进而精确控制电容接触节点结构的尺寸。