专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果49个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构及其形成方法、动态随机存储器的制造方法-CN202210173838.5在审
  • 吴公一;徐亚超;吴小飞 - 长鑫存储技术有限公司
  • 2022-02-24 - 2023-09-05 - H01L21/768
  • 本申请提供了一种半导体结构及其形成方法、动态随机存储器的制造方法。所述半导体结构的形成方法,包括:提供衬底,所述衬底包括中心区域和边界区域,所述边界区域位于所述中心区域的外围且邻接所述中心区域,所述衬底的上表面具有第一介质层,所述第一介质层中具有若干孔洞,所述孔洞底部暴露所述衬底,所述孔洞中填充有第二介质层;刻蚀部分所述第二介质层,以在所述第一介质层间形成凹槽;在所述边界区域的凹槽上形成阻挡层;用湿法刻蚀去除所述中心区域的剩余所述第二介质层。上述技术方案,通过在第一介质层及第二介质层上表面形成阶梯形界面,避免后续进行湿法刻蚀时,腐蚀液渗透到边界区域造成半导体结构的损坏,提高了半导体结构的良率。
  • 半导体结构及其形成方法动态随机存储器制造
  • [发明专利]半导体结构及其制备方法-CN202210012128.4在审
  • 吴小飞;吴公一;徐亚超 - 长鑫存储技术有限公司
  • 2022-01-06 - 2023-07-18 - H01L21/60
  • 本发明公开了一种半导体结构及其制备方法,半导体结构的制备方法包括:提供基底,基底内形成有焊盘;于基底上形成第一电介质层;于第一电介质层内形成开口,开口暴露出焊盘;于开口内形成重布线层,重布线层与焊盘电连接;重布线层的宽度小于开口的宽度。焊盘及第一电介质层相较于传统RDL技术保持不变,于开口内形成的重布线层的宽度小于开口的宽度,本申请重布线层不具有传统RDL技术形成的凹陷及侧壁,有利于WAT探针扎针,不会造成重布线层大量残屑污染,能够很好的保护探针卡,保证探针卡和晶圆的洁净度。
  • 半导体结构及其制备方法
  • [发明专利]存储器及其形成方法-CN202210016780.3在审
  • 吴公一;徐亚超;杨校宇 - 长鑫存储技术有限公司
  • 2022-01-07 - 2023-07-18 - H10B12/00
  • 本公开涉及一种存储器及其形成方法。所述存储器的形成方法包括如下步骤:形成基底,所述基底包括衬底,所述衬底上包括位线结构、以及与所述位线结构相邻的电容接触层,所述位线结构包括位线、位于所述位线顶面的位线盖层、以及覆盖于所述位线的侧壁和部分所述位线盖层的侧壁的位线隔离层,所述电容接触层覆盖所述位线隔离层的部分侧壁;形成至少覆盖所述位线隔离层的侧壁的停止层;形成覆盖所述电容接触层的顶面的电容转接层;以所述停止层作为刻蚀截止层刻蚀所述位线隔离层,于所述位线隔离层中形成空气隙。本公开避免了过多的横向蚀刻,从而降低了电容转接层与位线之间发生短路的概率。
  • 存储器及其形成方法
  • [发明专利]半导体结构的形成方法及半导体结构-CN202110907578.5在审
  • 杨鹏;吴公一 - 长鑫存储技术有限公司
  • 2021-08-09 - 2023-05-16 - H10B12/00
  • 本公开提供了一种半导体结构的形成方法及半导体结构,半导体结构的形成方法包括,提供初始结构,初始结构包括衬底以及间隔设置在衬底上的位线结构;形成初始保护结构,初始保护结构至少覆盖位线结构的部分侧壁,初始保护结构在平行于位线结构的方向上具有第一高度;形成遮挡结构,遮挡结构至少覆盖初始保护结构的部分侧壁;遮挡结构为蚀刻选择层,至少部分去除被遮挡结构暴露的初始保护结构,形成具有第二高度的保护结构。在本公开中,在半导体结构的制程中,增加遮挡结构,以遮挡结构作为刻蚀选择层,通过调整刻蚀初始保护结构以及遮挡结构的刻蚀选择比实现对位线结构侧面轮廓的定义。
  • 半导体结构形成方法
  • [发明专利]半导体结构及其制造方法-CN202111242965.8在审
  • 吴公一;吴小飞;徐亚超 - 长鑫存储技术有限公司
  • 2021-10-25 - 2023-04-28 - H10B12/00
  • 本申请实施例公开一种半导体结构及其制造方法,半导体结构的制造方法包括:在一基底上形成接触孔;在接触孔的表面形成第一掺杂层,并对第一掺杂层进行退火处理;在第一掺杂层上形成至少一层第二掺杂层,并对每一第二掺杂层进行退火处理;在第二掺杂层上形成第三掺杂层,以填满接触孔;其中,第二掺杂层的厚度大于第三掺杂层的厚度,第三掺杂层的厚度大于第一掺杂层的厚度。退火处理不仅能够修复第一掺杂层/第二掺杂层内部的晶格失配和晶格缺陷问题,还能够改善第一掺杂层/第二掺杂层的表面粗糙度,使第一掺杂层/第二掺杂层的晶粒生长更加均匀,由此改善在形成第一掺杂层/第二掺杂层后就出现封口问题,形成良好的填充效果。
  • 半导体结构及其制造方法
  • [发明专利]半导体测试单元制造方法和位线接触结构电阻测试方法-CN202111231583.5在审
  • 吴公一;徐亚超 - 长鑫存储技术有限公司
  • 2021-10-22 - 2023-04-25 - H01L21/66
  • 本公开提供一种半导体测试单元制造方法以及位线接触结构电阻测试方法。半导体测试单元制造方法包括:在切割道区域制作多个有源区组,每个有源区组包括沿第一方向排列的多个第一有源区;对有源区组进行一次蚀刻,以形成多个测试有源区,每个测试有源区包括沿第一方向并列连接的两个第二有源区;在多个测试有源区上制作多个位线接触结构,每个位线接触结构连接一个第二有源区;在多个位线接触结构上形成延第三方向平行延伸的多条位线;在连接同一个测试有源区的相邻两条位线上分别制作第一测试点和第二测试点,第一测试点靠近一条位线的第一端,第二测试点靠近另一条位线的第二端。本公开实施例可以准确测试半导体电路中位线接触结构电阻。
  • 半导体测试单元制造方法接触结构电阻
  • [发明专利]半导体结构的制备方法及半导体结构-CN202110753761.4在审
  • 吴公一;王晓玲 - 长鑫存储技术有限公司
  • 2021-07-02 - 2023-01-03 - H10B12/00
  • 本公开提供一种半导体结构的制备方法及半导体结构,涉及半导体技术领域,该半导体结构的制备方法包括提供基底;在基底上形成多个初始有源柱;在初始有源柱之间形成栅极层;在栅极层和初始有源柱上形成第一介质层;在第一介质层内形成多个开口;通过开口去除部分初始有源柱以形成有源柱;去除部分栅极层以形成隔离沟槽和字线,使位于同一行上相邻两个有源柱位于隔离沟槽的两侧。本公开通过使同一行中相邻的两个有源柱分隔在隔离结构的两侧,增加了相邻字线上位于同一列的两个有源柱之间的间距,降低了相邻字线之间的信号干扰,提高了半导体结构的性能。
  • 半导体结构制备方法
  • [发明专利]存储器件、半导体结构及其形成方法-CN202110501882.X在审
  • 陈龙阳;刘忠明;武宏发;吴公一 - 长鑫存储技术有限公司
  • 2021-05-08 - 2022-11-08 - H01L21/8242
  • 本公开提供一种存储器件、半导体结构及其形成方法,涉及半导体技术领域。该形成方法包括:提供衬底,衬底具有阵列区;在阵列区上形成多个间隔分布的位线结构,每个位线结构上均形成有覆盖层,覆盖层的侧壁依次形成有第一绝缘层和第二绝缘层,相邻两个位线结构的第二绝缘层之间填充有导电接触层;对导电接触层及第二绝缘层进行蚀刻处理,以使导电接触层及第二绝缘层的顶部均低于覆盖层的表面并高于位线结构的表面;对第一绝缘层进行选择性蚀刻,以使第一绝缘层的顶部与导电接触层及第二绝缘层的顶部齐平;对导电接触层进行回蚀刻处理,以在相邻两个位线结构的覆盖层之间形成电容接触孔。本公开的形成方法可降低短路风险,提高产品良率。
  • 存储器件半导体结构及其形成方法
  • [发明专利]半导体器件中接触孔的制作方法及半导体器件-CN201911036228.5有效
  • 徐朋辉;吴公一 - 长鑫存储技术有限公司
  • 2019-10-29 - 2022-09-27 - H01L21/768
  • 本申请涉及一种半导体器件中接触孔的制作方法及半导体器件;其中,半导体器件中接触孔的制作方法,包括步骤:在接触孔内或接触孔底部的结构上形成接触主体层和接触辅助层,接触主体层和接触辅助层的材料不相同;刻蚀接触主体层和接触辅助层,刻蚀后剩余的接触主体层表面和接触辅助层表面作为第一界面,从而使得刻蚀后接触主体层具有与刻蚀后接触辅助层不同的高度,得到凹凸不平的第一界面;向接触孔内填充导电材料,接触孔内导电材料的底部形成与第一界面相匹配的轮廓。本申请能够增大接触孔内导电材料与接触层之间的粘聚力,提高器件性能。
  • 半导体器件接触制作方法
  • [发明专利]半导体结构及半导体结构的制造方法-CN202210266469.4在审
  • 吴公一;刘欣然;徐亚超;陈龙阳 - 长鑫存储技术有限公司
  • 2022-03-17 - 2022-06-24 - H01L27/108
  • 本公开实施例涉及半导体领域,提供一种半导体结构及半导体结构的制造方法,半导体结构包括:基底;第一导电结构,第一导电结构位于基底表面且沿第一方向间隔分布;第二导电结构,第二导电结构位于基底表面,且第二导电结构位于相邻第一导电结构之间;支撑结构,支撑结构位于基底表面,且位于第一导电结构与第二导电结构之间,支撑结构内设有沿第一方向排布的支撑层和被支撑层隔开的空腔,支撑结构沿第一导电结构的侧表面延伸,至少有利于解决相邻的导电结构之间短路的问题。
  • 半导体结构制造方法
  • [发明专利]存储单元及其制造方法-CN202110286295.3有效
  • 吴公一 - 长鑫存储技术有限公司
  • 2021-03-17 - 2022-06-24 - H01L27/108
  • 本公开提供一种存储单元及其制造方法,存储单元包括:垂直晶体管,部分设置于基底中,所述垂直晶体管从下到上设置有源极、栅极、漏极,所述栅极连接字线,所述源极连接位线;存储接触结构,包括:埋入部,位于第一槽中,所述第一槽的侧面被隔离结构包裹,所述埋入部的下表面连接所述垂直晶体管的漏极;凸出部,位于所述埋入部之上并与所述埋入部的上表面连接,所述凸出部为柱状结构;存储电容,具有下极板、介质层、上极板,所述下极板贴附所述凸出部的侧表面,所述介质层贴附所述下极板和所述凸出部的上表面,所述上极板贴附所述介质层。本公开实施例可以提高存储单元的结构强度以及排布密度。
  • 存储单元及其制造方法
  • [发明专利]半导体结构及其形成方法-CN202110326564.4有效
  • 吴公一;丁瑞艮;唐贤贤;邓楠;王玉尘 - 长鑫存储技术有限公司
  • 2021-03-26 - 2022-06-24 - H01L21/8242
  • 本发明实施例提供一种半导体结构及其形成方法,半导体结构包括:提供基底以及位于基底上的多个相互分立的导电结构;在各个导电结构的上表面形成绝缘层;形成隔离结构,隔离结构位于每个导电结构的侧壁和每个绝缘层的侧壁;去除部分位于绝缘层侧壁的隔离结构,剩余的隔离结构的上表面高于导电结构的上表面;去除部分远离导电结构的绝缘层,在垂直于绝缘层侧壁的方向上,剩余的绝缘层顶部的宽度小于剩余的绝缘层底部的宽度;基底表面、隔离结构侧壁和绝缘层侧壁围成沟槽,在垂直于沟槽侧壁的方向上,沟槽开口处的宽度大于沟槽底部的宽度。本发明实施例有利于提高半导体结构的性能。
  • 半导体结构及其形成方法
  • [发明专利]半导体存储器件制作方法-CN201910911915.0有效
  • 吴公一;马经纶 - 长鑫存储技术有限公司
  • 2019-09-25 - 2022-06-21 - H01L21/8242
  • 本发明涉及一种半导体存储器制作方法。该制作方法包括:在半导体衬底上形成多个位元线结构,位元线结构沿第一方向延伸,并在第二方向上重复排列;在形成位元线结构的半导体衬底上形成阻挡层,阻挡层覆盖半导体衬底和多个位元线结构;形成填充位元线结构之间的凹槽的牺牲材料层;形成硬掩膜图案,并以硬掩膜图案为掩模板,对牺牲材料层进行刻蚀,形成多个沿第二方向延伸的条状的牺牲隔离物;在牺牲隔离物的侧壁上形成第一保护隔离物,第一保护隔离物和位元线结构共同定义出电容接触窗;去除牺牲隔离物,在对应于同一牺牲隔离物的两个第一保护隔离物之间形成空气间隙,并在空气间隙的顶部形成密封层。
  • 半导体存储器件制作方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top