[实用新型]发送器与集成电路

权利要求书

1.一种发送器，其特征在于，所述发送器包括：

驱动器电路，所述驱动器电路具有被耦接到输出焊盘的上拉电路和下拉电路；

数控阻抗DCI校准电路，所述DCI校准电路具有第一参考驱动器、第二参考驱动器和参考电阻器，所述DCI校准电路被配置为：

通过相对于所述参考电阻器校准所述第一参考驱动器中的第一阻抗而生成第一码的值；

通过相对于所述第一阻抗校准所述第二参考驱动器中的第二阻抗而生成第二码的值；以及

调整所述第一码的值以使得所述第一阻抗与所述第二阻抗相匹配；以及

预驱动器电路，所述预驱动器电路被配置为将所述第一码和所述第二码提供给所述驱动器电路，用于调整所述上拉电路和所述下拉电路的输出阻抗。

2.根据权利要求1所述的发送器，其特征在于，所述DCI校准电路包括：

DCI校准状态机，所述DCI校准状态机被配置为生成所述第一码和所述第二码；

电压参考电路；

第一电压比较器，所述第一电压比较器具有耦接到所述第一参考驱动器的输出的同相输入、耦接到所述电压参考电路的输出的反相输入和耦接到所述DCI校准状态机的第一输入的输出；以及

第二电压比较器，所述第二电压比较器具有耦接到所述电压参考电路的输出的同相输入、耦接到所述第二参考驱动器的输出的反相输入和耦接到所述DCI校准状态机的第二输入的输出。

3.根据权利要求2所述的发送器，其特征在于，所述参考电阻器被耦接在接地节点与另一节点之间，所述另一节点由所述第一参考驱动器的输出与所述第一电压比较器的同相输入形成。

4.根据权利要求3所述的发送器，其特征在于，所述DCI校准状态机还被配置为：

生成第三码和第四码；

将所述第三码提供到所述第一参考驱动器中的上拉电路；

将所述第四码提供到所述第一参考驱动器中的下拉电路；

将所述第一码提供到所述第二参考驱动器中的上拉电路；以及

将所述第二码提供到所述第二参考驱动器中的下拉电路。

5.根据权利要求2所述的发送器，其特征在于，所述参考电阻器被耦接在电源节点与另一节点之间，所述另一节点由所述第二参考驱动器的输出与所述第二电压比较器的反相输入形成。

6.根据权利要求5所述的发送器，其特征在于，所述DCI校准状态机还被配置为：

生成第三码和第四码；

将所述第三码提供到所述第二参考驱动器中的下拉电路；

将所述第四码提供到所述第二参考驱动器中的上拉电路；

将所述第一码提供到所述第一参考驱动器中的上拉电路；以及

将所述第二码提供到所述第一参考驱动器中的下拉电路。

7.根据权利要求1所述的发送器，其特征在于，所述上拉电路是在所述驱动器电路的相应多个驱动器分段电路中的多个上拉电路中的第一上拉电路，所述下拉电路是在所述相应多个驱动器分段电路中的多个下拉电路中的第一下拉电路，以及所述预驱动器电路被配置为将所述第一码和所述第二码提供给所述驱动器电路，用于调整所述多个上拉电路中的每个上拉电路的输出阻抗和所述多个下拉电路中的每个下拉电路的输出阻抗。

8.一种集成电路，其特征在于，所述集成电路包括：

输出焊盘；

参考电阻器；

驱动器电路，所述驱动器电路具有被耦接到所述输出焊盘的上拉电路和下拉电路；

数控阻抗DCI校准电路，所述DCI校准电路具有第一参考驱动器和第二参考驱动器，所述DCI校准电路被配置为：

通过相对于所述参考电阻器校准所述第一参考驱动器中的第一阻抗而生成第一码的值；

通过相对于所述第一阻抗校准所述第二参考驱动器中的第二阻抗而生成第二码的值；以及

调整所述第一码的值以使得所述第一阻抗与所述第二阻抗相匹配；以及

预驱动器电路，所述预驱动器电路被配置为将所述第一码和所述第二码提供给所述驱动器电路，用于调整所述上拉电路和所述下拉电路的输出阻抗。