[实用新型]用于具有自偏置掩埋层的半导体器件的隔离结构

说明书

本实用新型公开了一种用于具有自偏置掩埋层的半导体器件的隔离结构，包括浮动掩埋掺杂区、设置在浮动掩埋掺杂区与第一主表面之间的第一掺杂区、以及设置在浮动掩埋掺杂区与第二主表面之间的半导体区。沟槽隔离结构从所述第一主表面延伸且终止于所述半导体区内，并且所述浮动掩埋掺杂区邻接所述沟槽隔离结构。第二掺杂区设置在所述第一掺杂区中，具有与所述第一掺杂区相反的导电类型。第一隔离器件设置在所述第一掺杂区中，并且被配置为将注入到所述半导体器件中的电流从其他区域转移，从而延迟内部SCR结构的触发。在一个实施方案中，第二隔离结构设置在所述第一掺杂区内，并且被配置为破坏沿着所述沟槽隔离结构的侧壁表面的泄漏路径。

技术领域

本实用新型整体涉及电子器件，并且更具体地，涉及用于具有自偏置掩埋层的半导体器件的隔离结构。

背景技术

集成电路已经被分类为模拟器件、数字器件或功率器件。智能功率技术将模拟电路和数字电路与功率器件组合或集成在单个半导体衬底上或内。智能功率电路的智能部分将例如控制功能、诊断功能和保护功能添加到功率半导体器件。智能功率技术已经使用于汽车应用和工业应用的功率驱动器的稳健性和可靠性提升。此类应用已经包括例如用于控制ABS制动系统的智能电源开关、用于气囊控制的系统功率芯片、发动机管理、电动机控制、开关式电源、车灯的智能开关等。

将逻辑功能和模拟功能与功率晶体管整合在单个半导体管芯上，对用于物理分开和电隔离不同功能器件的隔离方案提出挑战。此类隔离方案已包括例如结隔离方案和电介质隔离方案。电介质隔离方案已包括在横向上分开部件但未触及衬底的电介质沟槽隔离，以及提供横向隔离和纵向衬底隔离两者的绝缘体上半导体(“SOI”)方案。另一种隔离方案将电介质沟槽隔离与结隔离区组合，其中结隔离区已经被设置毗邻器件的有源区内的沟槽隔离区。

然而，以上指出的隔离方案具有若干缺点。例如，结隔离方案包括占用半导体芯片内的横向空间的掺杂区，这导致使用较大的芯片尺寸来确保有足够的横向间隔以维持击穿特性。另外，因为结隔离方案占用较大区域，结隔离方案还往往呈现不希望的高电容。SOI技术提供减小的芯片尺寸，但具有以下问题：散热、由于较高平均结温度导致的高导通电阻、在感应箝位期间的较低稳健性，以及在静电放电(“ESD”)事件期间的较低能量性能等。此外，在高电压SOI技术中，顶层朝向底层衬底的单位面积寄生电容通常超过纵向结隔离所提供的单位面积电容。另外，SOI技术制造成本昂贵。

因此，希望拥有隔离结构以及使用该隔离结构形成半导体器件的方法，该方法克服了先前所述的现有隔离技术的缺点并且减少了所得结构内的寄生电流的效应。还希望该方法具有成本效益且易于整合到已有的工艺流程中。

实用新型内容

本实用新型提供的隔离结构，能够克服先前所述的现有隔离技术的缺点并且减少了所得结构内的寄生电流的效应。

根据第一方面，提供一种隔离结构，用于具有自偏置掩埋层的半导体器件，所述隔离结构包括：自隔离块状半导体衬底、沟槽隔离结构、第一导电类型的第二掺杂区以及第一隔离器件，所述自隔离块状半导体衬底具有第一主表面和相对的第二主表面，其中所述自隔离块状半导体衬底包括：第一导电类型的浮动掩埋掺杂区；设置在所述浮动掩埋掺杂区与所述第一主表面之间的与所述第一导电类型相反的第二导电类型的第一掺杂区，其中所述第一掺杂区邻接所述浮动掩埋掺杂区；以及设置在所述浮动掩埋掺杂区与所述第二主表面之间的所述第二导电类型的半导体区；所述沟槽隔离结构从所述第一主表面延伸穿过所述第一掺杂区，延伸穿过所述浮动掩埋掺杂区，并且延伸进入所述半导体区中，其中所述浮动掩埋掺杂区邻接所述沟槽隔离结构；所述第一导电类型的第二掺杂区在所述第一掺杂区内；所述第一隔离器件设置在所述第二掺杂区与所述沟槽隔离结构之间的所述第一掺杂区中，所述第一隔离器件包括：所述第一导电类型的第一隔离第一掺杂区；以及设置在所述第二掺杂区与所述第一隔离第一掺杂区之间的所述第二导电类型的第一隔离第二掺杂区，其中所述第一隔离第一掺杂区被电短接到所述第一隔离第二掺杂区。